特許
J-GLOBAL ID:202003011143262702

送信装置

発明者:
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願2016-067317
公開番号(公開出願番号):特開2016-197484
特許番号:特許第6715644号
出願日: 2016年03月30日
公開日(公表日): 2016年11月24日
請求項(抜粋):
【請求項1】 第1乃至第m(mは2以上の整数)メモリセルと、第m+1乃至第m+mメモリセルと、第1乃至第mワード線と、第1ビット線と、第2ビット線と、アナログ回路と、を有し、 前記アナログ回路は、第1回路および第2回路を有し、 前記第iワード線(iは1以上、m以下の整数)は、前記第iメモリセルに電気的に接続され、 前記第1乃至第mメモリセルは、前記第1ビット線を介して、前記アナログ回路に電気的に接続され、 前記第m+iメモリセルは、前記第iワード線に電気的に接続され、 前記第1回路は前記第1ビット線に電気的に接続され、 前記第2回路は、前記第2ビット線を介して、前記第m+1乃至第m+mメモリセルに電気的に接続され、 前記第1回路は前記第2回路と、カレント・ミラー回路を介して、電気的に接続され、 前記第1乃至第mメモリセルは第1データに対応する電位を保持する機能を有し、 前記第1乃至第mワード線は第2データに対応する電位が与えられ、 前記アナログ回路は前記第1データと前記第2データの積和演算を行う機能を有し、 前記第1データまたは前記第2データは画像データを含むことを特徴とする送信装置。
IPC (5件):
G11C 11/56 ( 200 6.01) ,  G11C 11/405 ( 200 6.01) ,  G06F 12/00 ( 200 6.01) ,  G06N 3/063 ( 200 6.01) ,  G06G 7/60 ( 200 6.01)
FI (5件):
G11C 11/56 250 ,  G11C 11/405 ,  G06F 12/00 560 F ,  G06N 3/063 ,  G06G 7/60
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る