特許

J-GLOBAL ID：202003011857586064

プログラマブルロジックコントローラのCPUユニット、プログラマブルロジックコントローラ、方法、及びコンピュータ

発明者： 石黒 夏実 ,  ▲高▼木 伴彰 ,  仲川 潤
出願人/特許権者： 三菱電機株式会社
代理人 (3件)： 木村 満 ,  八島 耕司 ,  美恵 英樹
公報種別：再公表公報
出願番号（国際出願番号）：JP2018008798
公開番号（公開出願番号）：WO2019-171501
出願日： 2018年03月07日
公開日（公表日）： 2019年09月12日
要約：

CPUユニット(100)は、演算装置として、命令を処理するMPU(142)及びFPGA(143)とを有する。命令は、命令を処理する演算装置としてユーザが選択した演算装置を示す演算装置情報を含む。MPU(142)は、演算装置情報がMPU(142)を示す場合、命令を処理する。FPGA(143)は、演算装置情報がFPGA(143)を示す場合、命令を処理する。演算装置情報が変更されると、変更後の演算装置情報に基づいて、MPU(142)またはFPGA(143)が命令を処理する。

請求項（抜粋）：

演算装置としてマイクロプロセッサ及びプログラマブルロジックデバイスとを有するプログラマブルロジックコントローラのCPUユニットであって、 ユーザプログラム内の命令それぞれは、ユーザが選択した、前記命令を処理する演算装置を示す演算装置情報を含み、 前記マイクロプロセッサは、前記演算装置情報が前記マイクロプロセッサを示す場合、前記命令を処理し、 前記プログラマブルロジックデバイスは、前記演算装置情報が前記プログラマブルロジックデバイスを示す場合、前記命令を処理し、 前記演算装置情報が変更されると、変更後の前記演算装置情報に基づいて、前記マイクロプロセッサまたは前記プログラマブルロジックデバイスが前記命令を処理する、 プログラマブルロジックコントローラのCPUユニット。

IPC (1件)：

G05B 19/05

FI (1件)：

G05B19/05 F

Fターム (12件)：

5H220AA06 ,  5H220BB07 ,  5H220CC03 ,  5H220CX01 ,  5H220EE03 ,  5H220EE06 ,  5H220FF01 ,  5H220FF03 ,  5H220FF05 ,  5H220JJ12 ,  5H220JJ26 ,  5H220JJ53