特許
J-GLOBAL ID:202003015281501969
仮想プロセッサ・スレッド・グループを使用する処理装置内の割込みを処理するための方法、処理装置、およびプログラム
発明者:
,
出願人/特許権者:
代理人 (2件):
上野 剛史
, 太佐 種一
公報種別:特許公報
出願番号(国際出願番号):特願2016-219785
公開番号(公開出願番号):特開2017-091544
特許番号:特許第6679145号
出願日: 2016年11月10日
公開日(公表日): 2017年05月25日
請求項(抜粋):
【請求項1】 イベント・ターゲット番号、および無視ビット数を指定するイベント通知メッセージ(ENM)を、割込み提示コントローラ(IPC)で受信することと、
前記ENM内で指定される前記イベント・ターゲット番号および前記無視ビット数に基づいて、潜在的に割込みを受ける可能性がある仮想プロセッサ・スレッドのグループを前記IPCによって決定することであって、かつ潜在的に割込みを受ける可能性がある仮想プロセッサ・スレッドのグループを決定する際に、前記イベント・ターゲット番号が、特定の仮想プロセッサ・スレッドを特定し、前記無視ビット数が、前記特定の仮想プロセッサ・スレッドに関して下位の無視ビット数を特定することと
を含む、データ処理システム内の割込みを処理する方法。
IPC (3件):
G06F 9/48 ( 200 6.01)
, G06F 9/455 ( 200 6.01)
, G06F 9/46 ( 200 6.01)
FI (3件):
G06F 9/48 110 B
, G06F 9/455 150
, G06F 9/46 410
引用特許: