特許
J-GLOBAL ID：202003017620591177
半導体装置
発明者：
出願人/特許権者：
代理人 (2件)：
吉竹 英俊
, 有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2018-209504
公開番号（公開出願番号）：特開2020-077727
出願日： 2018年11月07日
公開日（公表日）： 2020年05月21日
要約：
【課題】スイッチング損失を抑制することができる半導体装置を提供する。【解決手段】半導体基板50は、第1の表面S1と、トレンチTRの開口OPが設けられた第2の表面S2とを有している。第1導電型のキャリアストア層52は、第1導電型のドリフト層51の第2の表面S2側に設けられている。第2導電型のベース層53は、キャリアストア層52の第2の表面S2側に設けられており、第2の表面S2に達している。第1導電型の不純物層54は、ベース層53の第2の表面S2側に設けられている。トレンチ電極70は内面絶縁膜61を介してトレンチTR内に設けられている。内面絶縁膜61は、ベース層53に面する部分で第1の厚みTaを有しており、ドリフト層51に面する部分で第2の厚みを有しており、キャリアストア層52に面する部分で第1の厚みTa及び前記第2の厚みTbを有している。第2の厚みTbは第1の厚みTaより厚い。【選択図】図2
請求項（抜粋）：
半導体装置であって、
第1の表面と、前記第1の表面と反対側の面であって、トレンチの開口が設けられた第2の表面とを有する半導体基板を備え、前記半導体基板は、
第1導電型のドリフト層と、
前記ドリフト層の前記第2の表面側に設けられ、前記ドリフト層の不純物濃度よりも高い不純物濃度を有する第1導電型のキャリアストア層と、
前記キャリアストア層の前記第2の表面側に設けられ、前記第2の表面に達する第2の導電型のベース層と、
前記ベース層の前記第2の表面側に選択的に設けられた第1導電型の不純物層と、
を含み、前記トレンチは、前記不純物層と、前記ベース層と、前記キャリアストア層とを貫通して前記ドリフト層に達しており、前記半導体装置はさらに
前記トレンチの内面を覆う内面絶縁膜と、
前記内面絶縁膜を介して前記ドリフト層、前記キャリアストア層、前記ベース層、前記不純物層に面するように前記トレンチ内に設けられたトレンチ電極と、
を備え、
前記内面絶縁膜は、前記ベース層に面する部分で第1の厚みを有し、前記ドリフト層に面する部分で第2の厚みを有し、前記キャリアストア層に面する部分で前記第1の厚み及び前記第2の厚みを有し、前記第2の厚みは前記第1の厚みより厚い、半導体装置。
IPC (5件)：
H01L 29/78
, H01L 29/739
, H01L 29/423
, H01L 29/49
, H01L 29/41
H01L29/78 652K
, H01L29/78 653A
, H01L29/78 655A
, H01L29/78 652J
, H01L29/78 652M
, H01L29/78 655G
, H01L29/78 652Q
, H01L29/78 655F
, H01L29/58 G
, H01L29/44 S
4M104BB01
, 4M104CC05
, 4M104EE03
, 4M104EE06
, 4M104EE09
, 4M104FF02
, 4M104FF06
, 4M104FF27
, 4M104FF34
, 4M104GG06
, 4M104GG09
