特許

J-GLOBAL ID：202003018762815990

バイナリ併合装置、その方法及び該コンピュータプログラム

発明者： ソ,ドンピル ,  イム,ソンヨル ,  ハン,クァンヒ ,  アン,ソンボム ,  オ,ワンジン ,  ジョン,サンフン
出願人/特許権者： LINE株式会社
代理人 (3件)： 伊東 忠重 ,  伊東 忠彦 ,  大貫 進介
公報種別：特許公報
出願番号（国際出願番号）：特願2017-563554
特許番号：特許第6698707号
出願日： 2016年05月04日
請求項（抜粋）：

【請求項1】 第1バイナリを保存するメモリと制御部とを含むバイナリ併合装置が、バイナリを併合する方法において、 前記制御部が、前記第1バイナリに注入する第2バイナリを生成する工程と、 前記制御部が、第1プログラミングインターフェースを参照するアプリケーションの第1バイナリを難読化させる工程と、 前記制御部が、前記第1バイナリに係わる第1プログラミングインターフェースを生成する工程と、 前記制御部が、前記第2バイナリに係わる第2プログラミングインターフェースを生成する工程と、 前記制御部が、前記第1プログラミングインターフェース及び前記第2プログラミングインターフェースを比較し、参照される関数が同一であるか否かということを判断する工程と、 前記判断の結果、第2プログラミングインターフェース及び第1プログラミングインターフェースが同一ではない場合、前記制御部が、前記第1プログラミングインターフェースと対応する第1アドレステーブルを、前記第2プログラミングインターフェースと対応する第2アドレステーブルに交替する工程と、 前記制御部が、前記第1バイナリ及び前記第2バイナリを併合した最終バイナリを生成し、前記最終バイナリのエントリポイントが第2バイナリになるように設定する工程と、を含むバイナリ併合方法。

IPC (4件)：

G06F 8/54 ( 201 8.01) ,  G06F 21/12 ( 201 3.01) ,  G06F 21/14 ( 201 3.01) ,  G06F 21/55 ( 201 3.01)

FI (4件)：

G06F 8/54 ,  G06F 21/12 ,  G06F 21/14 ,  G06F 21/55