特許

J-GLOBAL ID：202003019790796027

半導体記憶装置及びデータ書き込み方法

発明者： 小倉 達朗 ,  堀井 秀人
出願人/特許権者： キオクシア株式会社
代理人 (1件)： 特許業務法人酒井国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2018-175253
公開番号（公開出願番号）：特開2020-047346
出願日： 2018年09月19日
公開日（公表日）： 2020年03月26日
要約：

【課題】隣接ワードライン干渉を抑制する。【解決手段】複数のメモリセルにそれぞれ接続された複数のワード線のうち選択ワード線に、データの書き込みが終了するまで、プログラム電圧の電圧値をステップアップしながら印加することで、選択ワード線に接続されたメモリセルにデータの書き込みを行う。この際、選択ワード線に印加するプログラム電圧の値に応じて、複数のワード線のうち、選択ワード線以外の所定のワード線に、異なるパス電圧を印加する。【選択図】図1

請求項（抜粋）：

複数のメモリセルと、 前記複数のメモリセルにそれぞれ接続された複数のワード線と、 前記複数のワード線のうち選択ワード線に、データの書き込みが終了するまで電圧値をステップアップしながらプログラム電圧を印加することで、前記選択ワード線に接続されたメモリセルに前記データの書き込みを行うロウ制御回路と、を備え、 前記ロウ制御回路は、前記データの書き込みにおいて、前記選択ワード線に印加するプログラム電圧の値に応じて、前記複数のワード線のうちの選択ワード線以外の所定のワード線に、異なるパス電圧を印加すること を特徴とする半導体記憶装置。

IPC (9件)：

G11C 16/10 ,  H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 ,  G11C 11/56 ,  G11C 16/04 ,  G11C 16/34

FI (7件)：

G11C16/10 140 ,  H01L27/11582 ,  H01L29/78 371 ,  H01L27/10 481 ,  G11C11/56 400 ,  G11C16/04 170 ,  G11C16/34 116

Fターム (49件)：

5B225BA08 ,  5B225BA19 ,  5B225CA19 ,  5B225DB08 ,  5B225DB22 ,  5B225DB23 ,  5B225DB30 ,  5B225EA05 ,  5B225EB10 ,  5B225FA01 ,  5B225FA02 ,  5B225FA05 ,  5F083EP18 ,  5F083EP22 ,  5F083EP33 ,  5F083EP34 ,  5F083EP47 ,  5F083EP48 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083GA10 ,  5F083GA13 ,  5F083GA15 ,  5F083JA32 ,  5F083JA39 ,  5F083KA01 ,  5F083KA05 ,  5F083KA11 ,  5F083LA10 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083ZA01 ,  5F083ZA21 ,  5F101BA45 ,  5F101BB04 ,  5F101BC02 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF05