特許

J-GLOBAL ID：202003020239672153

半導体装置

発明者： 清水 公志郎 ,  石原 英恵
出願人/特許権者： キオクシア株式会社
代理人 (2件)： 池上 徹真 ,  須藤 章
公報種別：公開公報
出願番号（国際出願番号）：特願2018-151824
公開番号（公開出願番号）：特開2020-027873
出願日： 2018年08月10日
公開日（公表日）： 2020年02月20日
要約：

【課題】コンタクト接続における下層側の導電層との接続を回避可能な半導体装置を提供する。【解決手段】半導体装置は、基板200と、第1の導電層10dと、第2の導電層10fと、第1の支柱14aと、第2の支柱14bと、第1のコンタクト16aと、第2のコンタクト16bと、チャネルボディ21と、メモリ膜20と、を備える。第1の支柱は、第1の導電層の下面若しくは側面に接続され基板へと延びる。第2の支柱は、第1の導電層を貫通するように、第2の導電層の下面若しくは側面に接続され基板へと延びる。第1のコンタクトは、第1の領域における第1の支柱の径方向内側の領域位置で、第1の支柱の径サイズよりも小さい径サイズで第1の導電層に電気的に接続し、第1の導電層に対して基板とは反対側に延びる。【選択図】図1

請求項（抜粋）：

基板と、 前記基板上に設けられ、第1と第2の領域に跨がるように、基板面と平行に延びる板状の第1の導電層と、 前記第1の導電層の端部が突き出た階段形状となるように前記第1の導電層上に離間して配置され、前記第1と第2の領域に跨がるように、前記第1の導電層と平行に延びる板状の第2の導電層と、 前記第1の領域における前記第2の導電層と重ならない位置で、前記第1の導電層の下面若しくは側面に接続され前記基板へと延びる第1の支柱と、 前記第1の領域内で、前記第1の導電層を貫通するように、前記第2の導電層の下面若しくは側面に接続され前記基板へと延びる第2の支柱と、 前記第1の領域における前記第1の支柱の径方向内側の領域位置で、前記第1の支柱の径サイズよりも小さい径サイズで前記第1の導電層に電気的に接続する、前記第1の導電層に対して前記基板とは反対側に延びる第1のコンタクトと、 前記第1の領域における前記第2の支柱の径方向内側の領域位置で、前記第1の導電層を貫通する位置における前記第2の支柱の径サイズよりも小さい径サイズで前記第2の導電層に電気的に接続する、前記第2の導電層に対して前記基板とは反対側に延びる第2のコンタクトと、 前記第2の領域内で、前記第1及び第2の導電層を貫通する半導体材料を用いたチャネルボディと、 前記第2の領域内で、前記第1及び第2の導電層と、前記チャネルボディの間に設けられた、電荷蓄積膜を含むメモリ膜と、 を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 27/115 ,  H01L 21/336 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L27/11575 ,  H01L29/78 371 ,  H01L27/11582

Fターム (30件)：

5F083EP18 ,  5F083EP22 ,  5F083EP42 ,  5F083EP47 ,  5F083EP48 ,  5F083EP76 ,  5F083ER03 ,  5F083ER09 ,  5F083ER14 ,  5F083ER19 ,  5F083ER22 ,  5F083GA10 ,  5F083JA02 ,  5F083JA04 ,  5F083PR03 ,  5F083PR04 ,  5F083PR05 ,  5F083PR21 ,  5F083PR22 ,  5F083ZA28 ,  5F101BA45 ,  5F101BB02 ,  5F101BC02 ,  5F101BD16 ,  5F101BD30 ,  5F101BD34 ,  5F101BE07 ,  5F101BH02 ,  5F101BH14 ,  5F101BH15