特許
J-GLOBAL ID：202003021429229686
半導体装置の製造方法および半導体装置の評価方法
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
酒井 昭徳
公報種別：特許公報
出願番号（国際出願番号）：特願2018-134594
公開番号（公開出願番号）：特開2018-164112
特許番号：特許第6681948号
出願日： 2018年07月17日
公開日（公表日）： 2018年10月18日
請求項（抜粋）：
【請求項1】 素子の深さ方向に延びるゲート電極を備えたトレンチゲート構造を複数備え、複数の前記トレンチゲート構造が、素子の制御に寄与する第1トレンチゲート構造と、素子の制御に寄与しない第2トレンチゲート構造とからなる半導体装置の製造方法であって、
半導体基板のおもて面側に、複数の前記トレンチゲート構造を形成する第1工程と、
前記半導体基板のおもて面上に、複数の前記トレンチゲート構造のうち、1つ以上の前記第1トレンチゲート構造を構成する前記ゲート電極が接続されたゲート電極パッドと、複数の前記トレンチゲート構造のうち、1つ以上の前記第2トレンチゲート構造を構成する前記ゲート電極が接続されたスクリーニング電極パッドと、を形成する第2工程と、
ゲート電位以外の電位をもつ電極部と前記スクリーニング電極パッドとの間に第1所定電圧を印加して、前記スクリーニング電極パッドに接続された前記ゲート電極に接するゲート絶縁膜に前記第1所定電圧を印加するスクリーニングを行い、前記電極部と前記ゲート電極パッドとの間に第2所定電圧を印加して、前記ゲート電極パッドに接続された前記ゲート電極に接するゲート絶縁膜に前記第2所定電圧を印加するスクリーニングを行う第3工程と、
前記第3工程の後、前記半導体基板を個片化するダイシング工程と、個片化した前記半導体基板の裏面に半田付けを行う裏面半田付け工程と、を含む第4工程と、
前記第4工程の後、前記電極部と前記スクリーニング電極パッドとを電気的に接続させて、前記スクリーニング電極パッドに接続された前記ゲート電極を備えた前記第2トレンチゲート構造を形成する第5工程と、
を含み、
前記電極部は、前記半導体基板の、前記トレンチゲート構造のトレンチに沿った部分に電気的に接続されたエミッタ電極であり、
前記エミッタ電極は、前記エミッタ電極と同電位のエミッタ電極パッドを有し、
前記第5工程は、前記エミッタ電極パッドと前記スクリーニング電極パッドとの間を接続する第1ワイヤーボンディング工程と、絶縁基板の配線層と前記ゲート電極パッドとの間を接続する第2ワイヤーボンディング工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (7件)：
H01L 29/78 ( 200 6.01)
, H01L 21/336 ( 200 6.01)
, H01L 29/739 ( 200 6.01)
, H01L 29/423 ( 200 6.01)
, H01L 29/49 ( 200 6.01)
, H01L 21/28 ( 200 6.01)
, H01L 21/66 ( 200 6.01)
H01L 29/78 652 Q
, H01L 29/78 653 A
, H01L 29/78 658 L
, H01L 29/78 652 M
, H01L 29/78 655 F
, H01L 29/78 658 F
, H01L 29/78 657 A
, H01L 29/58 G
, H01L 21/28 C
, H01L 21/28 301 A
, H01L 21/66 F
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
