研究者
J-GLOBAL ID：202101021471898415   更新日: 2024年01月30日

橋爪 正樹

Hashizume Masaki
所属機関・部署：
放送大学 徳島学習センター

放送大学 徳島学習センター について


職名： 所長・特任教授
研究分野 (2件)： 電子デバイス、電子機器 ,  計算機システム
競争的資金等の研究課題 (8件)：
  • 2023 - 2026 ダイ間配線の出荷後電気検査をも可能にする組込み型検査回路に関する研究
  • 2017 - 2021 ICチップの入出力信号線の弛張発振回路を用いた破断予兆検出法に関する研究
  • 2015 - 2017 タイミングウインドウ内の電荷供給量によるICの電流テスト法に関する研究
  • 2012 - 2014 組み込み型電圧変動センサを用いた動的電流テスト法に関する研究
  • 2010 - 2011 SoC内DA変換器の電流テスト容易化設計法に関する研究
全件表示
論文 (124件)：
  • Yuki Ikiri, Hiroyuki Yotsuyanagi, Fara Ashikin Binti Ali, Shyue-Kung Lu, Masaki Hashizume. A DfT Technique for Electrical Interconnect Testing of Circuit Boards with 3D Stacked SRAM ICs. Proc. of 12th IEEE CPMT Symposium Japan (ICSJ2023). 2023. 113-116
  • Hayato Miki, Eisuke Ohama, Hiroyuki Yotsuyanagi, Masaki Hashizume. Evaluation of a PUF Embedded in the Delay Testable Boundary Scan Circuit. 2023 International Technical Conference on Circuits/Systems, Computers, and Communications, ITC-CSCC 2023. 2023
  • Masao Ohmatsu, Fumiya Sako, Yuki Ikiri, Hiroyuki Yotsuyanagi, Shyue-Kung Lu, Masaki Hashizume. Detectability of Open Defects at Interconnects between Dies in 3D Stacked ICs with Relaxation Oscillators. Proc. of the 11th IEEE CPMT Symposium Japan (ICSJ2022). 2022. 94-95
  • Shyue-Kung Lu, Zhi-Jia Liu, Masaki Hashizume. Fault Securing Techniques for Yield and Reliability Enhancement of RRAM. 2022 IEEE 31st Asian Test Symposium (ATS). 2022
  • Masao Ohmatsu, Yuto Ohtera, Yuki Ikiri, Hiroyuki Yotsuyanagi, Shyue-Kung Lu, Masaki Hashizume. Enhanced Interconnect Test Method for Resistive Open Defects in Final Tests with Relaxation Oscillators. Proc. of the 2022 IEEE 31st Asian Test Symposium (ATS). 2022. 49-53
もっと見る
MISC (100件)：
  • 谷口 公貴, 四柳 浩之, 橋爪 正樹. 自動生成パターンの微小遅延故障検査用回路への適用性検討-Study on the Applicability of ATPG Pattern for DFT Circuit-VLSI設計技術 ; デザインガイア2018 : VLSI設計の新しい大地. 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2018. 118. 334. 131-136
  • 平井 智士, 四柳 浩之, 橋爪 正樹. TDC組込み型バウンダリスキャンにおける遅延付加部の分割による検査時間の削減-Test Time Reduction by Separating Delay Lines in Boundary Scan Circuit with Embedded TDC-VLSI設計技術 ; デザインガイア2018 : VLSI設計の新しい大地. 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2018. 118. 334. 119-124
  • 平井 智士, 四柳 浩之, 橋爪 正樹. TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減 (ディペンダブルコンピューティング). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2018. 117. 444. 13-18
  • 神原 東風, 大谷 航平, 四柳 浩之, 橋爪 正樹. IDDT出現時間に基づく検査法の断線故障検出能力向上のための設計 (ディペンダブルコンピューティング) -- (デザインガイア2017 : VLSI設計の新しい大地). 電子情報通信学会技術研究報告 = IEICE technical report : 信学技報. 2017. 117. 274. 125-130
  • 薮井 大輔, 四柳 浩之, 橋爪 正樹. IEEE Std.1149.1のBC_1タイプのバウンダリスキャンセルを用いた実装基板のオンライン配線検査法. マイクロエレクトロニクスシンポジウム論文集. 2017. 27. 351-354
もっと見る
書籍 (4件)：
  • Three-Dimensional Integration of Semiconductors --- Processing, Materials, and Applications --- Trends in 3D Integrated Circuit (3D-IC) Testing Technology
    Springer 2015
  • LSIテスティングハンドブック
    株式会社 オーム社 2008
  • パソコンによるLisp入門-増補版-
    森北出版 1986
  • パソコンによるLisp入門
    森北出版 1985
学歴 (3件)：
  • 1993 - 京都大学 論文博士
  • 1981 - 徳島大学大学院工学研究科修士課程電気工学専攻修了
  • 1979 - 徳島大学工学部電気工学科卒業
学位 (1件)：
  • 博士(工学) (京都大学)
経歴 (14件)：
  • 2023/04 - 現在 放送大学 徳島学習センター 所長・特任教授
  • 2020/04 - 2022/03 徳島大学 大学院社会産業理工学研究部 研究部長
  • 2020/04 - 2022/03 徳島大学 大学院創成科学研究科 研究科長
  • 2017/09 - 2020/03 徳島大学 大学院先端技術科学教育部 教育部長
  • 2017/09 - 2020/03 徳島大学 理工学部 理工学部長
全件表示
受賞 (15件)：
  • 2019/11/14 - IEEE 2018 JETTA/TTTC Best Paper Award Address Remapping Techniques for Enhancing Fabrication Yield of EmbeddedMemories
  • 2019/06/21 - International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC) Best Paper Award On Design and Evaluation of a TDC Cell Embedded in the Boundary Scan Circuit for Delay Fault Testing of 3D ICs
  • 2019/02/18 - IEEE CASS Shikoku Chapter IEEE CASS Shikoku Chapter Best Paper Award Address Scrambling and Data Inversion Techniques for Yield Enhancement of NROM-Based ROMS
  • 2018/12/06 - 電子情報通信学会 ディペンダブルコンピューティング研究専門委員会 第5回研究会若手優秀講演賞 TDC組込み型バウンダリスキャンにおける遅延付加部のリオーダによる配線長の低減
  • 2018/10/16 - The 26th IEEE Asian Test Symposium Best Paper Award Fault-aware page address remapping techniques for enhancing yield and reliability of flash memories
全件表示
所属学会 (3件)：
エレクトロニクス実装学会 ,  IEEE ,  電子情報通信学会
※　J-GLOBALの研究者情報は、researchmapの登録情報に基づき表示しています。 登録・更新については、こちらをご覧ください。

前のページに戻る

TOP

BOTTOM