文献

J-GLOBAL ID：202102211512557615   整理番号：21A0565391

強化アナログ支援ループに基づく高速応答ディジタル低ドロップアウトレギュレータ【JST・京大機械翻訳】

A Fast Response Digital Low-Dropout Regulator Based on Enhanced Analog Assisted Loop

著者 (5件)： Chen Ruipeng (South China University of Technology,School of Microelectronics,Guangzhou,China) ,  Zhou Shaolin (South China University of Technology,School of Microelectronics,Guangzhou,China) ,  Wu Zhaohui (South China University of Technology,School of Microelectronics,Guangzhou,China) ,  Li Bin (South China University of Technology,School of Microelectronics,Guangzhou,China) ,  Huang Mo (University of Macau,State Key Laboratory of Analog and Mixed-Signal VLSI,Macao,China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICTA  ページ： 55-56  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： デジタル低ドロップアウト(D-LDO)レギュレータは,低電源電圧で効果的に動作できる。それは,大きなプロセススケーラビリティのためディジタル回路に適している。しかし,D-LDOは,限られたサンプリングクロックと論理遅延に起因する貧弱な過渡応答を受ける。したがって,過渡性能は改善する必要がある。解決策の1つは同期クロックに関連した制御スキームのリードである。本論文は,電圧スパイクを低減するためのD-LDOのための強化アナログ支援(E-AA)技術を提示した。提案技法は,従来の受動アナログ支援ループに電流バッファ(CB)とスイッチ補償抵抗器(SCR)を加える。CBを用いてループ利得を増幅した。SCRを用いて,回収時の出力電圧の2番目のドループを防ぐ。シミュレーション結果は,最大電圧アンダーシュートが5mA/3.8ns負荷ステップで16.4mVであり,全コンデンサが52pFだけであることを示した。したがって,得られた性能指数(FoM)は0.41psである。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 過渡応答 ,  コンデンサ ,  シミュレーション ,  *電圧 ,  電流 ,  クロック ,  抵抗器 ,  アナログ系 ,  利得 ,  ディジタル方式 ,  ディジタル回路
準シソーラス用語： 電源電圧 ,  *高速応答 ,  アンダーシュート ,  出力電圧 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 強化 ,  アナログ ,  支援 ,  ループ ,  高速応答 ,  ディジタル