文献

J-GLOBAL ID：202102214552519669   整理番号：21A0008764

正規化および正規化数で動作する浮動小数点加算器における粘着性ビット生成のためのFPGAキャリーチェーンの利用【JST・京大機械翻訳】

Using FPGA Carry-Chains to Generate Sticky Bits in Floating-Point Adders Operating with Normalized and Denormalized Numbers

著者 (1件)： Ushenina I.V. (Penza State Technological University,Department of Automated Information Technologies,Penza,Russia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： FarEastCon  ページ： 1-5  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,FPGAキャリーチェーンに基づく粘着性ビット発生器を提案した。浮遊点加算器では,いくつかの丸めモードが粘着性ビットの使用を含む。Stickyビット生成は,より小型のスムナントの幾つかのまたは全てのマンティサビットの論理的付加である。FPGAには多入力ORゲートがないので,粘着性ビット発生器を汎用FPGA資源に実装しなければならず,全体として浮動点加算器を減速できる。提案した発電機は,単一または二重精度(IEEE 754標準に従う)の正規化および脱正規化数の両方で動作する加算器を意図する。提案した発電機の特定の特徴は,それらが合計のアラインメントを実行するシフタと統合しないことである。提案した粘着性ビット発生器とシフタは並列で動作できるが,互いに独立して動作する。本論文では,粘着性ビット発生器の回路を紹介し,その性能とFPGA資源利用を評価した。また,著者は,正規化数だけで動作する粘着性ビット発生器と,正規化および脱正規化数の両方で動作する可能性を提供するものの間の差異を示した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アラインメント ,  *加算器 ,  浮遊 ,  浮動 ,  OR回路 ,  *正規化 ,  *FPGA
準シソーラス用語： 粘着性 ,  再生器 ,  資源利用 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： 正規化 ,  浮動小数点 ,  加算器 ,  粘着性 ,  ビット ,  FPGA