文献

J-GLOBAL ID：202102218859800083   整理番号：21A0004822

RFエネルギーハーベスティングのための73.6%ピーク効率を有する2.45GHz CMOS整流器のディープニューラルネットワーク(DNN)最適化設計【JST・京大機械翻訳】

Deep Neural Network (DNN) Optimized Design of 2.45 GHz CMOS Rectifier With 73.6% Peak Efficiency for RF Energy Harvesting

著者 (3件)： Lau Wendy Wee Yee (School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore) ,  Ho Heng Wah (GlobalFoundries Singapore Pte. Ltd., Singapore) ,  Siek Liter (School of Electrical and Electronic Engineering, Nanyang Technological University, Singapore)
資料名： IEEE Transactions on Circuits and Systems 1: Regular Papers  (IEEE Transactions on Circuits and Systems 1: Regular Papers)
巻： 67  号： 12  ページ： 4322-4333  発行年： 2020年 
JST資料番号： C0226B  ISSN： 1549-8328  CODEN： ITCSCH  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,RFエネルギーハーベスティングのための新しいDCブーストゲートバイアスを有する2段整流器を提示した。補助ゲートバイアスは,入力振幅がトランジスタ閾値電圧より小さいとき,整流器を動作させることができ,一方,オフ状態の間に正のゲート電圧を制約し,逆漏れ電流を減らす。効率を最大化するための深層ニューラルネットワーク(DNN)を用いた自動設計最適化方法論を提示した。DNNは整流器のSPICEシミュレーション応答を正確にモデル化することを示した。したがって,設計位相ターンアラウンド時間は,最適化設計パラメータの高速予測で最小化される。提案した整流器を65nm標準CMOS技術で製作した。73.6%の最大電力変換効率を,-6dBmの入力電力で2.45GHzで測定した。提案した整流器は,1V出力電圧に対して-12dBmの測定した感度を有した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *最適化 ,  シミュレーション ,  *整流器 ,  トランジスタ ,  最適化手法 ,  ターンアラウンド時間 ,  漏れ電流 ,  位相 ,  *CMOS
準シソーラス用語： 閾値電圧 ,  CMOS技術 ,  ゲート電圧 ,  電力変換効率 ,  出力電圧 ,  ゲートバイアス , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： RFエネルギーハーベスティング ,  CMOS ,  整流器 ,  ディープニューラルネットワーク ,  最適化設計