文献

J-GLOBAL ID：202102218974595810   整理番号：21A0162169

マルチキャリア相補符号化CDMAダウンリンクシステムのVLSI実装【JST・京大機械翻訳】

VLSI implementation of multicarrier complementary coded CDMA downlink system

著者 (2件)： Raj A. Albert (Dean Academics, Sri Krishna College of Engineering and Technology, Tamilnadu, India) ,  Latha T. (St.Xavier Catholic College of Engineering, Tamil Nadu, India)
資料名： Materials Today: Proceedings  (Materials Today: Proceedings)
巻： 33  号： P7  ページ： 3288-3291  発行年： 2020年 
JST資料番号： W3531A  ISSN： 2214-7853  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 近年,CDMAの開発に関する多くの研究が産業と学術機関で行われている。マルチキャリア相補的符号化符号分割多重アクセス(MC CC-CDMA)は,高速データ伝送のために主に使用されている。しかし,そのようなシステムの主な限界は,マルチキャリア干渉(MAI)である。並列干渉除去(PIC)の使用はMAIを抑制する優れた解を与える。本論文では,異なる方式を用いたMC CC-CDMAシステムの解析的試験および調査を提示した。周波数選択性分解チャネルにおけるPICの使用もここで解析した。Matlabにおけるシミュレーションを,フラットな消失と双方向周波数選択性消失チャネルで実行して,理論解析を検証するために使用する。結果は,PICによるMC CC-CDMAの誤り率がPICなしの場合よりはるかに低いことを示した。また,著者らはダウンリンクシステムのFPGA実装を提示して,減少した複雑性回路による電力低減を達成した。Copyright 2021 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 干渉 ,  誤り率 ,  *超LSI ,  チャネル ,  FPGA ,  *CDMA
準シソーラス用語： 周波数選択性 ,  電力低減 ,  干渉除去 ,  MATLAB ,  *ダウンリンク ,  *マルチキャリア ,  複雑性 ,  高速通信 ,  FPGA実装 , 【Automatic Indexing@JST】

著者キーワード (5件)： フィールドプログラマブルゲートアレイ(FPGA) ,  並列干渉除去(PIC) ,  多重アクセス干渉(MAI) ,  符号分割多元接続(CDMA) ,  相補コード

分類 (1件)： 移動通信  (ND08030H)

タイトルに関連する用語 (6件)： マルチキャリア ,  符号化 ,  CDMA ,  ダウンリンク ,  VLSI ,  実装