文献

J-GLOBAL ID：202102221399778369   整理番号：21A0540761

高レベル合成を用いたAVMFフィルタの効率的なFPGA実装【JST・京大機械翻訳】

An efficient FPGA implementation of AVMF filter using High-Level Synthesis

著者 (2件)： Atitallah A. Ben (Jouf University,Department of Electrical Engineering,Sakaka,Aljouf,Saudi Arabia) ,  Abid I. (LETI (E.N.I.S.), University of Sfax,Sfax,Tunisia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： STA  ページ： 82-85  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,SQRT関数を用いたAVMFフィルタの浮動点実装のための効率的な高レベル合成(HLS)ハードウェアアーキテクチャを提示した。Vivado HLSツールを用いて,Cコードに増分的に様々な指令を加えることによっていくつかの解決策を開発した。このHLS設計の検証は,性能を推定するためにハードウェア/ソフトウェア(HW/SW)環境を用いてZedボードプラットフォーム上で実現した。シミュレーション結果は,HW/SW設計が,同じ画像品質のSW解法と比較して,処理時間に関して75%以上改善されることを証明した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  フィルタ ,  加工時間 ,  浮動 ,  画質 ,  *ハードウェア ,  ソフトウェア ,  計算機アーキテクチャ
準シソーラス用語： *FPGA実装 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (2件)： 高レベル ,  FPGA実装