文献

J-GLOBAL ID：202102225523256290   整理番号：21A0011484

FPGAベースアーキテクチャのためのデシマルおよびバイナリ演算ユニットの混合【JST・京大機械翻訳】

Mixture of Decimal and Binary Arithmetic Units For FPGA Based Architecture

著者 (2件)： Sahu Satya Ranjan (Veer Surendra Sai University of technology, Burla, Odisha,Electronics and Telecommunication Engg.,Sambalpur,India) ,  Pradhan Manoranjan (Veer Surendra Sai University of technology, Burla, Odisha,Electronics and Telecommunication Engg.,Sambalpur,India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： IEMENTech  ページ： 1-4  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 丸め誤差の最小化は,二進演算システム上の最小演算を用いて簡単に行うことができる。この方法は良好な結果をもたらす変換技術を除去する。最小演算ハードウェアは変換ユニットと共に典型的なバイナリ演算回路を使用する。この提案したアーキテクチャでは,BCD入力値をビットの多くのグループに分割し,個々のグループの寄与を見出す。個々のグループの結果は最終出力を得るために追加される。本論文は,8ビットグループ化機構方法の設計を研究した。提案方法をISimシミュレータを用いてシミュレートし,4vsx35ff668-12FPGAデバイスを使用して合成した。Delayとデバイス利用を合成結果から計算し,以前の変換技術と比較した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレータ ,  *演算 ,  ハードウェア ,  *計算機アーキテクチャ ,  *FPGA
準シソーラス用語： *ALU【プロセッサ】 ,  演算回路 ,  *バイナリー , 【Automatic Indexing@JST】

分類 (5件)： 音声処理  (JE05000E) ,  医用画像処理  (JE04020T) ,  符号理論  (ND02030R) ,  NMR一般  (BM07041R) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (4件)： FPGA ,  アーキテクチャ ,  バイナリ ,  演算ユニット