文献
J-GLOBAL ID:202102226102828173   整理番号:21A0895885

7nm FinFETにおける400Gb/sコヒーレント光応用のための40GHz AFE帯域幅とサブ35fJ/convステップを有する高再構成可能40-97GS/s DACとADC【JST・京大機械翻訳】

8.6 A Highly Reconfigurable 40-97GS/s DAC and ADC with 40GHz AFE Bandwidth and Sub-35fJ/conv-step for 400Gb/s Coherent Optical Applications in 7nm FinFET
著者 (25件):
資料名:
巻: 2021  号: ISSCC  ページ: 136-138  発行年: 2021年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
低電力ディジタル信号処理(DSP)と光統合は,それらの配置柔軟性とネットワーク分離のため,高性能光プラグ可能なモジュールの開発を燃料とする。さらに,5G,クラウドコンピューティング,IoTおよびAR/VRのような新しい技術の急速な成長は,電力効率と到達の間の最良の可能なトレードオフを目標としながら,400Gb/sを超えるスケールでの光学モジュールを必要とする,より高いデータ速度に対する要求を促進した。これは,確率的成形(PS)[1]のようなより複雑な等化方式と符号化技術を必要とし,アナログビルディングブロックの仕様を常に高くする。結果として,これらの要求は,従来のアナログフロントエンド(AFE)帯域幅の包絡線と,DACsやADCのようなコンパニオンデータ変換器の技術限界への速度を常に押し進め,低電力消費を維持しながらDSP変調ニーズとオーバサンプリング速度の多様性に対処することを困難にする。本論文では,7nmFinFETプロセスで作製した40GHz AFE帯域幅を有する4つの再構成可能40-97GS/s 8b DACとADCを用いて,400GコヒーレントDSPチップに完全に集積したエネルギー効率の良い光トランシーバを示した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般 

前のページに戻る