文献

J-GLOBAL ID：202102227068237564   整理番号：21A1775185

FPGAプラットフォームとSCADEモデルに基づくNPP保護システムの共検証法【JST・京大機械翻訳】

Co-Verification Method of NPP Protection System Based on FPGA Platform and SCADE Model

著者 (3件)： Chen Ke (Shanghai Nuclear Engineering Research & Design Institute, Shanghai, China) ,  Xu Leilei (Shanghai Nuclear Engineering Research & Design Institute, Shanghai, China) ,  Zhou Zhende (Shanghai Nuclear Engineering Research & Design Institute, Shanghai, China)
資料名： ASME Conference Proceedings  (ASME Conference Proceedings)
号： ICONE25  ページ： Null  発行年： 2017年 
JST資料番号： A0478C  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 近年,FPGAベースのディジタル技術は,その高信頼性,セキュリティおよび容易な保守性のため,NPPにおけるCPUベースのディジタルプラットフォームを置き換えるために導入されている。したがって,FPGAベースのI&Cシステムの検証と検証は,大きな注目を喚起した。ほとんどの安全I&Cシステムは4つの分割から成り,RTとESFsを作動させるための2out-of-4一致投票論理を実行する。4つの冗長部分はほとんど同じである。それは,4つの冗長チャネルに基づくフルサイズの検証プラットフォームを設定するために,非経済的で時間がかかる。本論文では,FPGAプラットフォームとSCADEモデルに基づく共検証法を提案し,反応器保護論理を効率的に検証した。共検証プラットフォームに基づいて,提案した共検証法が機能的検証に適用できることを示した。提案した共検証方法は,FPGAベースのI&Cシステムの予備評価と機能的検証のために使用でき,FPGAプラットフォームに基づく安全I&Cシステムの開発のために,半ハードウェアプラットフォームを提供して,それは,NPPにおけるFPGA技術の評価を容易にして,V&Vプロセスを加速するであろう。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 冗長性 ,  反応器 ,  Vプロセス ,  ディジタル方式 ,  投票 ,  チャネル ,  保全性 ,  セキュリティ ,  *FPGA
準シソーラス用語： 高信頼性 ,  ディジタルテクノロジー , 【Automatic Indexing@JST】

分類 (2件)： 半導体集積回路  (NC03162T) ,  計算機システム開発  (JD02010R)

タイトルに関連する用語 (3件)： FPGA ,  プラットフォーム ,  検証