文献

J-GLOBAL ID：202102228138242594   整理番号：21A0498984

CMOSアナログと混合信号位相同期ループ:概観【JST・京大機械翻訳】

CMOS analog and mixed-signal phase-locked loops: An overview

著者 (1件)： Zhao Zhang (STATE KEY LABORATORY OF SUPERLATTICES AND MICROSTRUCTURES, INSTITUTE OF SEMICONDUCTORS, CHINESE ACADEMY OF SCIENCES, BEIJING GRADUATE SCHOOL OF ADVANCED SCIENCE AND ENGINEERING, HIROSHIMA UNIVERSITY, JAPAN)
資料名： Journal of Semiconductors  (Journal of Semiconductors)
巻： 41  号： 11  ページ： 15-32  発行年： 2020年 
JST資料番号： C2377A  ISSN： 1674-4926  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 英語 (EN)

抄録/ポイント： CMOSアナログおよび混合信号位相同期ループ(PLL)は,クロック発生器または周波数シンセサイザとして,システムオンチップ(SoC)の変化に広く使用されている。本論文では,AMS-PLLの概要を示した。1)電荷ポンプベースPLLの基本の簡単な紹介,2)その単純さとロバスト性により,最も広く用いられているAMS-PLLアーキテクチャである;2)基本的CPPLLアーキテクチャの設計問題の要約;3)CPPLLの性能強化のための技術の系統的導入;4)注入同期PLL(ILPLL),サブサンプリング(SSPLL)およびサンプリングPLL(SPLL)を含むCPPLLと比較して,低電力消費で低ジッタ(<100fs)を達成できる超低ジッタAMS-PLLアーキテクチャの簡単な概観;5)AMS-PLLアーキテクチャ選択の考察について議論し,設計者がそれらの性能要求を満たすのを助けることができた。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： *位相同期ループ ,  注入同期 ,  アナログ系 ,  計算機アーキテクチャ ,  ロバスト性 ,  周波数シンセサイザ ,  *CMOS
準シソーラス用語： チャージポンプ回路 ,  システムオンチップ ,  サブサンプリング ,  クロック発生器 ,  *混合信号 ,  低電力化 ,  低ジッタ , 【Automatic Indexing@JST】

分類 (2件)： 電子工学一般  (NC01000A) ,  マイクロ波・ミリ波通信  (ND08020W)

タイトルに関連する用語 (4件)： CMOS ,  アナログ ,  混合信号 ,  位相同期ループ