文献

J-GLOBAL ID：202102229974430879   整理番号：21A0894359

マルチコア実時間システムにおけるオンライン安全性関連メモリ試験の統合【JST・京大機械翻訳】

Integrating Online Safety-related Memory Tests in Multicore Real-Time Systems

著者 (4件)： Donnarumma Ciro (Rete Ferroviaria Italiana S.P.A.,Italy) ,  Biondi Alessandro (Scuola Superiore Sant’Anna,Pisa,Italy) ,  De Rosa Francesco (Rete Ferroviaria Italiana S.P.A.,Italy) ,  Di Carlo Stefano (Politecnico di Torino,Torino,Italy)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： RTSS  ページ： 296-307  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 安全クリティカルドメインを制御するほとんどすべての機能的安全基準は,実行時間でハードウェアプラットフォームを周期的に試験する。RAMメモリは計算プラットフォームの基本成分であり,特に故障にさらされている。従って,それらはまた,試験すべき一次成分である。残念なことに,RAM試験は破壊的であり,原子的に実行され,計算の観点からは安価である。このように,適切に管理されないならば,それらは,リアルタイムシステムのタイミング性能を,特にマルチコアプラットフォームで実行するとき,危険にさらすことができる。本論文は,マルチコアリアルタイムシステムにおけるオンラインメモリテストを統合するためのソフトウェアアーキテクチャを提案する。さらに,EN50129安全基準に基づくタスクモデルと安全モデルを同時に考慮することにより,システムスケジュール可能性を維持し,与えられた許容機能故障率(TFFR)を保証するメモリテストの最適構成を計算するアプローチを示した。実験結果は,提案した方式が,EN50129によって指定される最も高い安全性完全性レベルに適合するTFFRを維持しながら,スケジュール可能性に及ぼす限界影響の達成を可能にすることを示した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *記憶装置 ,  故障率 ,  安全基準 ,  実時間処理 ,  ハードウェア ,  完全性
準シソーラス用語： 実行時間 ,  タスクモデル ,  低価格 ,  *オンライン ,  ソフトウェアアーキテクチャ ,  *マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： マルチコア ,  実時間システム ,  オンライン ,  安全性 ,  試験 ,  統合