文献

J-GLOBAL ID：202102240993150533   整理番号：21A0230577

改良されたバイナリ重みづけ容量アレイを有する16ビット1MS/s高ビットサンプリングSAR ADC【JST・京大機械翻訳】

A 16bit 1MS/s High-Bit Sampling SAR ADC with Improved Binary-Weighted Capacitive Array

著者 (6件)： An Bowei (Key Laboratory of Microelectronic Devices and Circuits, Peking University,Department of Microelectronics,Beijing,China,100871) ,  Huang Shoudong (Key Laboratory of Microelectronic Devices and Circuits, Peking University,Department of Microelectronics,Beijing,China,100871) ,  Chen Zhongjian (Key Laboratory of Microelectronic Devices and Circuits, Peking University,Department of Microelectronics,Beijing,China,100871) ,  Lu Zhiqiang (Key Laboratory of Microelectronic Devices and Circuits, Peking University,Department of Microelectronics,Beijing,China,100871) ,  Lu Wengao (Key Laboratory of Microelectronic Devices and Circuits, Peking University,Department of Microelectronics,Beijing,China,100871) ,  Zhang Yacong (Key Laboratory of Microelectronic Devices and Circuits, Peking University,Department of Microelectronics,Beijing,China,100871)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICICM  ページ： 267-271  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,180nm技術における精密測定のための16ビット1MS/s連続近似レジスタ(SAR)アナログディジタル変換器(ADC)を提示した。高ビットサンプリングは,ブリッジコンデンサがユニット容量になり,分数キャパシタ不整合の問題を解決する。さらに,温度計符号化キャパシタを用いて線形性を改善した。プロトタイプは,1MS/sのサンプリングレートで動作しながら,3.9kHz入力信号で104.3dBのスプリアスフリーダイナミックレンジ(SFDR)を達成し,電力消費は7.85mWであった。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 温度計 ,  コンデンサ ,  電力消費 ,  *レジスタ ,  精密測定 ,  近似法 ,  線形性 ,  不整合 ,  重みづけ ,  AD変換器 ,  プロトタイプ
準シソーラス用語： SFDR ,  サンプリング速度 ,  入力信号 ,  逐次比較型アナログ-ディジタルコンバータ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： バイナリ ,  重みづけ ,  アレイ ,  ビット ,  サンプリング ,  SAR ,  ADC