文献

J-GLOBAL ID：202102241176743822   整理番号：21A0426500

マルチコアプロセッサのためのTLC STT-MRAMを意識したLLC

TLC STT-MRAM aware LLC for multicore processor

著者 (3件)： Park Taejin (Department of Electronics and Electrical Engineering, Dankook University) ,  Hur Jae Young (Faculty of Engineering, Vietnamese-German University) ,  Jang Wooyoung (Department of Electronics and Electrical Engineering, Dankook University)
資料名： IEICE Electronics Express (Web)  (IEICE Electronics Express (Web))
巻： 17  号： 24  ページ： 20200359(J-STAGE)  発行年： 2020年 
JST資料番号： U0039A  ISSN： 1349-2543  資料種別： 逐次刊行物 (A)
記事区分： 短報  発行国： 日本 (JPN)  言語： 英語 (EN)

抄録/ポイント： 複雑なアプリケーションを実行する最先端のマルチコアプロセッサはメモリ待ち時間を低減するための大きなラストレベルキャッシュ(LLC)を必要とするので,次世代メモリは最近大きな注目を集めている。三重レベルセル(TLC)スピン移動トルク(STT)-磁気ランダムアクセスメモリ(MRAMs)は,高い記憶容量密度を提供するが,書き込みと読取操作のためのそれぞれ,3段階抵抗状態遷移と検出過程のため,待ち時間と電力消費を劣化させる。本論文では,マルチコアプロセッサに対するそのようなペナルティを制限するTLC STT-MRAMを意識したLLCを提案した。著者らのLLCは,提案したセルディビジョンマッピングと条件付きブロックスワッピング技術により,3段階抵抗状態遷移と検出プロセスの発生を最小化する。実験結果は,提案したLLCが,TLC STT-MRAMから成る従来のLLCよりも,平均17.2%高い性能と17.9%低い電力消費を達成することを示した。(翻訳著者抄録)

シソーラス用語： *マイクロプロセッサ ,  マルチプロセッサシステム ,  トルク ,  電子スピン ,  *MRAM ,  記憶容量 ,  待ち時間 ,  電力消費 ,  *キャッシュメモリ ,  移動 ,  状態
準シソーラス用語： スピン移動トルク ,  *マルチコアプロセッサ ,  *磁気ランダムアクセスメモリ ,  状態遷移

著者キーワード (3件)： 記憶 ,  キャッシュ ,  マルチコアプロセッサ

分類 (1件)： 半導体集積回路  (NC03162T)

引用文献 (31件)：

• [1] Y. Kwon and M. Rhu: “A Disaggregated memory system for deep learning,” IEEE Micro 39 (2019) 82 (DOI: 10.1109/MM.2019.2929165).
• [2] D. Chatzopoulos, et al.: “Mobile augmented reality survey: from where we are to where we go,” IEEE Access 5 (2017) 6917 (DOI: 10.1109/ACCESS.2017.2698164).
• [3] G. Pastuszak and A. Abramowski: “Algorithm and architecture design of the H.265/HEVC intra encoder,” IEEE Trans. Circuits Syst. Video Technol. 26 (2016) 210 (DOI: 10.1109/TCSVT.2015.2428571).
• [4] W. Jang: “Screen orientation aware DRAM architecture for mobile video and graphic applications,” IEEE Trans. Circuits Syst. Video Technol. 28 (2018) 3527 (DOI: 10.1109/TCSVT.2017.2715062).
• [5] B.M. Rogers, et al.: “Scaling the bandwidth wall: challenges in and avenues for CMP scaling,” ACM SIGARCH Computer Architecture News 37 (2009) 371 (DOI: 10.1145/1555815.1555801).

タイトルに関連する用語 (4件)： マルチコアプロセッサ ,  TLC ,  STT-MRAM ,  意識