抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
近年,電子設計自動化(EDA)における意思決定インテリジェンスの採用が増大しており,これは,手動の努力を減らし,現代のツールフローにおける設計閉鎖プロセスをブーストすることを目指している。しかしながら,既存の手法は,訓練のために多数のラベル付きデータを必要とするか,計算オーバヘッドのために実用的EDAツールフロー統合において制限される。本論文は,Boole論理最適化のための一般的エンドツーエンドおよび高性能ドメイン特異的,多段マルチアームバンドビットフレームワークを提示した。このフレームワークは,a)Anv-Inv-Hubbard(#ノード)の最適化問題,b),Boole SatifibilityのためのConjun Normal Form(CNF)最小化(# clauss),c)ポスト静的タイミング解析(STA)遅延,および標準セル技術マッピングのための領域最適化,およびd)6-インLUTアーキテクチャのためのFPGA技術マッピングを扱う。さらに,提案フレームワークをABC[1],Yosys[2],VTR[3],および産業ツールと統合した。実験結果は,著者らのフレームワークが,結果の品質において,手作業フロー[1]とML探査フロー[4,5]の両方より優れ,MLベースアプローチ[4,5]と比較して,1桁速いことを示した。Please refer to this article’s citation page on the publisher website for specific rights information. Translated from English into Japanese by JST.【JST・京大機械翻訳】
