文献

J-GLOBAL ID：202102243493882919   整理番号：21A0299338

低電力高安定性8T SRAMの設計と実装【JST・京大機械翻訳】

Design and Implementation of Low Power High Stability 8T SRAM

著者 (2件)： Harshni R (School of Electronics Engineering, Vellore Institute of Technology, Chennai, India) ,  Ravi V (School of Electronics Engineering, Vellore Institute of Technology, Chennai, India)
資料名： Journal of Physics: Conference Series  (Journal of Physics: Conference Series)
巻： 1716  号： 1  ページ： 012038 (7pp)  発行年： 2020年 
JST資料番号： W5565A  ISSN： 1742-6588  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 本論文では,メモリセルにおける電力低減システムについて検討した。それは,低電力高安定性8T静的ランダムアクセスメモリ(SRAM)セルを提供する。2つの典型的に使用されるSRAMセルを,それらの安定性と電力のフレーズで分析した。それは,従来の6T SRAMセルで,漏れ電力と静的雑音マージンの項において,改善された性能を示した。低電力8T SRAMの方式を,強制電力ゲーティングアプローチに沿って実行した。電力ゲーティングは,8T SRAMセルとVDDまたは地上の間にトランジスタを置いて実行される。しかし,これは直接VDDと地上経路を避け,間接VDDと間接地上経路を形成する。8T SRAMの静的雑音マージンを計算し,6T SRAMと比較してより高い安定性を決定した。新しくプログラムされた8T SRAMセルの電力は,従来の8T SRAMセルのものと対比して1.5%近く減少し,安定性は8.19%近く改善された。Please refer to the publisher for the copyright holders. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 雑音 ,  トランジスタ ,  *電力 ,  記憶素子 ,  *SRAM ,  RAM【メモリ】
準シソーラス用語： 電力低減 ,  *低電力化 ,  漏れ電力 ,  パワーゲーティング , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 低電力 ,  安定性 ,  SRAM ,  設計 ,  実装