文献

J-GLOBAL ID：202102248106921246   整理番号：21A0065564

差動容量センサのためのCMOS容量-時間変換器ベースインタフェイス【JST・京大機械翻訳】

CMOS Capacitance-to-Time Converter-Based Interface for Differential Capacitive Sensors

著者 (5件)： Darwish Hala (University of Valencia,Dept. Electronic Engineering,46100 Burjassot,Spain) ,  Reig Candid (University of Valencia,Dept. Electronic Engineering,46100 Burjassot,Spain) ,  Cubells-Beltran M. Dolores (University of Valencia,Dept. Electronic Engineering,46100 Burjassot,Spain) ,  Leger Gildas (Centro Nacional de Microelectro ́nica,Inst. Microelectronica de Sevilla,41092 Sevilla,Spain) ,  De Marcellis Andrea (University of L’Aquila,Dept. Indus. Inform. Eng. & Econom.,67100 L’Aquila,Italy)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： GC-ElecEng  ページ： 61-64  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,差動容量センサのための容量-時間変換器ベース電子界面のCMOS実装に関するプレレイアウトシミュレーション結果を示した。三つの演算増幅器(OA)とディジタルミキサ(反転XORゲート)のみからなるその簡単なアーキテクチャは,7つのバイアス抵抗値を適切に設定することにより,数fFから数百pFまでの動作範囲にフィットし,有用なμs-ms範囲(一般的目的マイクロコントローラとの直接インターフェイシングに適切な)で出力準ディジタル信号(TとPW)を与える。説明例を示した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 界面 ,  変換器 ,  演算増幅器 ,  排他的OR回路 ,  土壌吸水圧 ,  インタフェイス ,  マイクロコントローラ ,  計算機アーキテクチャ ,  *CMOS
準シソーラス用語： 静電容量センサ ,  デジタル信号 , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (5件)： 差動 ,  容量センサ ,  CMOS ,  変換器 ,  インタフェイス