文献

J-GLOBAL ID：202102250674454594   整理番号：21A1842017

Chisel言語に基づくRISC-Vプロセッサ設計技術【JST・京大機械翻訳】

Design of RISC-V processor based on Chisel

著者 (5件)： Lou Mian (西安微電子技術研究所,陜西西安710076) ,  Zhang Haijin (西安微電子技術研究所,陜西西安710076) ,  Yang Jing (西安微電子技術研究所,陜西西安710076) ,  Liu Siyuan (西安微電子技術研究所,陜西西安710076) ,  Zhao Liang (西安微電子技術研究所,陜西西安710076)
資料名： Weidianzixue yu Jisuanji  (Weidianzixue yu Jisuanji)
巻： 38  号： 3  ページ： 51-55  発行年： 2021年 
JST資料番号： C2387A  ISSN： 1000-7180  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： ここ数年来、RISC-Vはプロセッサ領域の大道で、そのオープンソースの拡張可能な命令集合構造属性だけでなく、カリフォルニア大学バークレー校がその量身に打ち勝つ敏捷化設計言語Chiselに恩恵し、プロセッサ設計閾値を大いに下げた。本論文では,Chisel言語に基づいて,拡張命令共プロセッサを有するマルチコアRISC-Vチップを設計し,従来のハードウェア設計言語と比較して,ハードウェアIPの設計および統合サイクルを50%以上圧縮し,そして,豊富なテンプレートリソースによって,トポロジー相互接続を迅速に完成することができた。時間分割,クロックドメイン変換など,プロセッサの全体性能に影響するグローバル最適化設計は,チップ検証と実現の反復周期を30%以上短縮し,オープンソースプロセッサの敏捷化開発のための有効な技術手段を探った。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： 位相幾何学 ,  *言語 ,  相互接続 ,  時分割処理 ,  ハードウェア ,  *演算プロセッサ ,  カリフォルニア州 ,  ハードウェア記述言語 ,  命令セット ,  *RISCマシン
準シソーラス用語： 大域的最適化 ,  オープンソース ,  マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (3件)： 言語 ,  プロセッサ ,  設計