文献

J-GLOBAL ID：202102251045043486   整理番号：21A0992899

スタックキャッシュを有する3Dチップマルチコアのためのファジィベース熱管理方式【JST・京大機械翻訳】

Fuzzy-Based Thermal Management Scheme for 3D Chip Multicores with Stacked Caches

著者 (4件)： Shen Lili (College of Electronic and Information Engineering, Nanjing University of Aeronautics and Astronautics, Nanjing 211106, China) ,  Shen Lili (Jincheng College, Nanjing University of Aeronautics and Astronautics, Nanjing 211156, China) ,  Wu Ning (College of Electronic and Information Engineering, Nanjing University of Aeronautics and Astronautics, Nanjing 211106, China) ,  Yan Gaizhen (School of Electrical and Electronic Engineering, Anhui Science and Technology University, Chuzhou 233100, China)
資料名： Electronics (Web)  (Electronics (Web))
巻： 9  号： 2  ページ： 346  発行年： 2020年 
JST資料番号： U7178A  ISSN： 2079-9292  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： スイス (CHE)  言語： 英語 (EN)

抄録/ポイント： スルーシリコンビア(TSV)を用いることにより,3次元統合技術は,オフチップメモリアクセスを減らし,システム性能を高めるために,最終レベルオンチップキャッシュ(LLC)としてコアのトップに大メモリをスタックできる。しかし,より多くのオンチップキャッシュの統合はチップ出力密度を増加させ,電力消費,信頼性,冷却コスト,および性能における温度関連問題につながる可能性がある。システムの性能と信頼性を確保するためには,効果的な熱管理スキームが必要である。本研究では,コアとスタックキャッシュを同時に考慮するファジィベース熱管理スキーム(FBTM)を提案した。提案方法は,動的キャッシュ再構成方式を,温度意識方式でファジィベースの制御方策と組み合わせた。動的キャッシュ再構成方式は,かなりの量の電力消費節減に達するアプリケーションに従って,プロセッサコアに対するキャッシュのサイズを決定する。ファジィベースの制御方策を用いて,動的キャッシュ再構成に基づくプロセッサコアの周波数レベルを変化させ,さらにシステム性能を改良できる。実験は,他の熱管理方式と比較して,提案したFBTMが,平均で3度の削減と漏洩エネルギーの41%の削減を達成できることを示した。Copyright 2021 The Author(s) All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  *管理システム ,  信頼性 ,  *熱管理 ,  電力消費 ,  *キャッシュメモリ ,  応用プログラム ,  *三次元 ,  曖昧さ
準シソーラス用語： オンチップ ,  プロセッサコア ,  メモリアクセス ,  システム性能 ,  マルチコアプロセッサ ,  シリコン貫通ビア , 【Automatic Indexing@JST】

著者キーワード (5件)： 熱管理 ,  ファジィ論理 ,  マルチコアプロセッサ ,  3D統合 ,  キャッシュ

分類 (1件)： 記憶方式  (JC02040V)

引用文献 (18件)：

• Burger, D.; Goodman, J.R.; Kagi, A. Limited bandwidth to affect processor design. IEEE Micro 1997, 17, 55-62.
• Kim, C.; Burger, D.; Keckler, S.W. An adaptive, non-uniform cache structure for wire-delay dominated on-chip caches. ACM SIGARCH Comput. Archit. News 2002, 37, 211-222.
• Kang, K.K.; Kim, J.; Yoo, S.; Kyung, C.M. Temperature-Aware Integrated DVFS and Power Gating for Executing Tasks with Runtime Distribution. IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst. 2010, 29, 1381-1394.
• Meng, J.; Kawakami, K.; Coskun, A.K. Optimizing energy efficiency of 3-D multicore systems with stacked DRAM under power and thermal constraints. In Proceedings of the DAC Design Automation Conference 2012, San Francisco, CA, USA, 3-7 June 2012; pp. 648-655.
• Zheng, J.; Wu, N.; Zhou, L.; Ye, Y.; Sun, K. DFSB-Based Thermal Management Scheme for 3-D NoC-Bus Architectures. IEEE Trans. Very Large Scale Integr. Syst. 2016, 24, 920-931.

タイトルに関連する用語 (6件)： スタック ,  キャッシュ ,  3D ,  マルチコア ,  ファジィ ,  管理方式