文献

J-GLOBAL ID：202102251424407875   整理番号：21A1142598

低電力周波数逓倍器【JST・京大機械翻訳】

Low power frequency doubler

著者 (3件)： Ng Wing-Kong (Canaan Semiconductor Limited) ,  Tam Wing-Shan (Canaan Semiconductor Limited) ,  Kok Chi-Wah (Canaan Semiconductor Limited)
資料名： Solid State Electronics Letters  (Solid State Electronics Letters)
巻： 2  ページ： 98-102  発行年： 2020年 
JST資料番号： W5508A  ISSN： 2589-2088  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 標準CMOS論理ゲートとオンチップ受動部品のみを必要とする低電力周波数二重回路を提案した。提案した回路はコンパクトであり,FPGA実装で検証された。提案した回路は,高周波クロック発生における優れた周波数と位相性能を有する広い周波数範囲と電源電圧変動に対してロバストであることが分かる。Copyright 2021 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： クロック ,  HF【周波数】 ,  *倍周器 ,  位相 ,  ロバスト性 ,  CMOS
準シソーラス用語： 論理ゲート ,  オンチップ ,  受動素子 ,  電源電圧 ,  *低電力化 , 【Automatic Indexing@JST】

著者キーワード (4件)： クロックダブラ ,  クロック乗算器 ,  周波数逓倍器 ,  周波数逓倍器

分類 (3件)： 半導体集積回路  (NC03162T) ,  周波数変換回路  (NC05030J) ,  発振回路  (NC05020Y)

タイトルに関連する用語 (2件)： 低電力 ,  周波数逓倍器