文献

J-GLOBAL ID：202102251632612866   整理番号：21A0044619

FPGAクラスタに基づくパルスニューラルネットワークシミュレータ設計【JST・京大機械翻訳】

Design of Spiking Neural Network Simulator Based on FPGA Cluster

著者 (7件)： Li Kang (江南大学物聯网工程学院,江蘇无錫214122) ,  Zhang Lufei (数学工程与先進計算国家重点実験室,江蘇无錫214215) ,  Zhang Xinwei (江南大学物聯网工程学院,江蘇无錫214122) ,  Yu Gongjian (江南大学物聯网工程学院,江蘇无錫214122) ,  Liu Jiahang (江南大学物聯网工程学院,江蘇无錫214122) ,  Wu Dong (数学工程与先進計算国家重点実験室,江蘇无錫214215) ,  Chai Zhilei (江南大学物聯网工程学院,江蘇无錫214122;数学工程与先進計算国家重点実験室,江蘇无錫214215)
資料名： Jisuanji Gongcheng  (Jisuanji Gongcheng)
巻： 46  号： 10  ページ： 201-209  発行年： 2020年 
JST資料番号： C2532A  ISSN： 1000-3428  CODEN： JISGEV  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： 脳コンピューティングシステムにおけるNESTパルスニューラルネットワークエミュレータの低速と高消費電力の問題を解決するために,フィールドプログラマブル論理ゲートアレイ(FPGA)クラスタに基づくNESTパルスニューラルネットワークシミュレータを設計した。改良NESTエミュレータ構造に基づいて,漏れ電流統合放電ニューロン計算モジュールのパイプライン並列アーキテクチャを提案し,デュアルコア二重スレッドとマルチノードマルチプロセスをサポートするFPGAクラスタ設計を実現した。皮質層視覚シミュレーションモデルの実験結果は,XeonE5-2620とARMA9プラットフォームに基づくNESTエミュレータと比較して,FPGAクラスタに基づくNESTエミュレータは,それぞれ,43.93倍,23.54倍,および12のエネルギー効率と速度を改善することを示した。36倍、208倍、大規模類脳計算システムの実現に技術サポートを提供できる。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： 視覚 ,  放電 ,  計算機システム ,  シミュレーションモデル ,  ニューロン ,  消費電力 ,  多重処理 ,  漏れ電流 ,  皮質 ,  *クラスタ ,  低速度 ,  ゲートアレイ ,  エミュレータ ,  *FPGA ,  スレッド

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (3件)： FPGA ,  クラスタ ,  設計