文献

J-GLOBAL ID：202102252948386156   整理番号：21A3204127

標準55nm BCDプロセスで製作したSPADにおけるPDPおよびDCR最適化のためのエンジニアリング破壊確率プロファイル【JST・京大機械翻訳】

Engineering Breakdown Probability Profile for PDP and DCR Optimization in a SPAD Fabricated in a Standard 55 nm BCD Process

著者 (9件)： Gramuglia Francesco (Advanced Quantum Architecture Laboratory (AQUA), E ́cole Polytechnique Fe ́de ́rale de Lausanne (EPFL), Neucha^tel, Switzerland) ,  Keshavarzian Pouyan (Advanced Quantum Architecture Laboratory (AQUA), E ́cole Polytechnique Fe ́de ́rale de Lausanne (EPFL), Neucha^tel, Switzerland) ,  Kizilkan Ekin (Advanced Quantum Architecture Laboratory (AQUA), E ́cole Polytechnique Fe ́de ́rale de Lausanne (EPFL), Neucha^tel, Switzerland) ,  Bruschini Claudio (Advanced Quantum Architecture Laboratory (AQUA), E ́cole Polytechnique Fe ́de ́rale de Lausanne (EPFL), Neucha^tel, Switzerland) ,  Tan Shyue Seng (GLOBALFOUNDRIES Singapore Pte. Ltd.,, Singapore, Singapore) ,  Tng Michelle (GLOBALFOUNDRIES Singapore Pte. Ltd.,, Singapore, Singapore) ,  Quek Elgin (GLOBALFOUNDRIES Singapore Pte. Ltd.,, Singapore, Singapore) ,  Lee Myung-Jae (Post-Silicon Semiconductor Institute, Korea Institute of Science and Technology (KIST), Seoul, South Korea) ,  Charbon Edoardo (Advanced Quantum Architecture Laboratory (AQUA), E ́cole Polytechnique Fe ́de ́rale de Lausanne (EPFL), Neucha^tel, Switzerland)
資料名： IEEE Journal of Selected Topics in Quantum Electronics  (IEEE Journal of Selected Topics in Quantum Electronics)
巻： 28  号： 2  ページ： ROMBUNNO.3802410.1-10  発行年： 2022年 
JST資料番号： W0734A  ISSN： 1077-260X  CODEN： IJSQEN  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS単一光子アバランシェダイオード(SPADs)は,消費者,医療および産業領域における様々な応用におけるイメージング,タイミングおよびセキュリティ技術の採用を可能にすることにより主流に壊れている。技術ノードの連続スケーリングは,多くの利益をもたらすが,SPADベースシステムに対する障害も生じる。カスタム技術または十分に確立されたCMOSイメージセンサプロセスにおける,実証されたSPADの高感度,低雑音,およびタイミング性能に関する維持および/または改善は,課題として残っている。本論文では,深いサブミクロンプロセスにおける感度とノイズに関する最先端技術に匹敵する結果で,標準バイポーラ-CMOS-DMOS(BCD)技術におけるDPW/BNW接合に基づくSPADを提示した。技術CAD(TCAD)シミュレーションは,単一既存インプラントの簡単な添加で改善されたPDPを実証し,それはプロセスへの変更なしに操作性能を可能にする。結果は,7Vの過剰なバイアスで20°CでΔΔ2.6cps/μm2DCRを示す8.8μm直径のSPADである。改善された構造は,それぞれ530nmと940nmで62%とΔΨ4.2%のPDPを得た。3V過剰バイアスで積分受動クエンチ/能動再充電回路で測定すると,パルシング確率はΔλ=0.97%であり,タイミング応答は52ps FWHMであった。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *最適化 ,  雑音 ,  シミュレーション ,  消費者 ,  画像処理 ,  バイアス ,  クエンチ ,  *破壊確率 ,  セキュリティ ,  FWHM ,  CMOS
準シソーラス用語： CMOSイメージセンサ ,  TCAD ,  低雑音 ,  *単一光子アバランシェダイオード , 【Automatic Indexing@JST】

分類 (1件)： 測光と光検出器一般  (BD07031F)

タイトルに関連する用語 (9件)： 標準 ,  プロセス ,  製作 ,  SPAD ,  PDP ,  最適化 ,  エンジニアリング ,  破壊確率 ,  プロファイル