文献
J-GLOBAL ID:202102252986070568   整理番号:21A0566206

プロセス変動を軽減した投票位相検出器設計【JST・京大機械翻訳】

A Voting Phase Detector Design with Mitigated Process Variation
著者 (3件):
資料名:
巻: 2020  号: ISOCC  ページ: 91-92  発行年: 2020年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
位相検出器はDelay-Locked Loop(DLL)の不可欠な部品である。それは,2つの入力クロック信号の位相を比較し,次に,クロック信号が早く到着することを示すために,バイナリリード/遅れ信号を生成した。PDの分解能はしばしば位相誤差に関してDLLの精度を決定する。残念なことに,伝統的な細胞ベースのPDは,プロセス変動に強い影響を受けやすい。本論文では,この問題を緩和するための「投票PD設計」を提案した。最初に,多数のプリミティブ位相検出器を組み込み,次に,それらのプリミティブ結果は,最終リード/ラグ信号を生成するために,多数投票プロセスを受け,それにより,全体の分解能を強化した。統計的近似は,プロセス変動が5つの原始位相検出器の投票グループを用いて53%に圧縮できることを示した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
音声処理  ,  符号理論  ,  専用演算制御装置 
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る