文献

J-GLOBAL ID：202102253069246747   整理番号：21A0566283

AI応用のためのSAR論理を用いた低消費電力電流モードADC【JST・京大機械翻訳】

Reduced power consumption Current-mode ADC using SAR logic for AI application

著者 (6件)： Park Soyoun (Seoul national university of science & technology,Department of Media IT Engineering,Seoul,Korea) ,  Kim Hyungmin (Seoul national university of science & technology,Department of Media IT Engineering,Seoul,Korea) ,  Lee Daniel Juhun (Seoul national university of science & technology,Department of Media IT Engineering,Seoul,Korea) ,  Nho Taemin (Seoul national university of science & technology,Department of Media IT Engineering,Seoul,Korea) ,  Kim Seongkweon (Seoul national university of science & technology,Department of Media IT Engineering,Seoul,Korea) ,  Shim Dongha (Manufacturing Systems and Design Engineering,Seoul,Korea)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ISOCC  ページ： 256-257  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,従来のSAR論理を用いてコンパレータの変換時間によって速度を制限することができるという限界を克服するために,上部ディジタルビットに言及する必要のない新しいSAR論理を導入した。この提案した論理は電流モードフラッシュ型ADCに適用でき,電流整流器,エンコーダおよび電流整流器から成る入力発電機から成るシステムで実現できる。提案した回路を0.18-um CMOS技術を用いて実装した。この回路は3.3Vの供給電圧で動作し,その入力電流範囲は0≦100μAである。6ビット電流モードADCの能動レイアウト面積は341-μm(-1)58μmであり,入力周波数が100kHzのとき,電力消費は2.4mWと見積もられる。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 整流器 ,  *電流 ,  電力消費 ,  コンパレータ ,  符号器 ,  CMOS
準シソーラス用語： 供給電圧 ,  *低電力化 ,  *電流モード ,  入力電流 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： AI ,  応用 ,  SAR ,  論理 ,  低消費電力 ,  電流モード ,  ADC