文献

J-GLOBAL ID：202102253606214012   整理番号：21A2642601

半導体製造システムのためのシミュレーション研究:ウエハ試験施設のためのディスパッチングポリシー【JST・京大機械翻訳】

Simulation Study for Semiconductor Manufacturing System: Dispatching Policies for a Wafer Test Facility

著者 (2件)： Yoon Hyun Joong (School of Mechanical and Automotive Engineering, Daegu Catholic University, Geongsan-si, Gyeongbuk, 38430, Korea) ,  Chae Junjae (School of Air Transport, Transportation and Logistics, Korea Aerospace University, Goyang-si, Gyeonggi-do, 10540, Korea)
資料名： Sustainability (Web)  (Sustainability (Web))
巻： 11  号： 4  ページ： 1119  発行年： 2019年 
JST資料番号： U7281A  ISSN： 2071-1050  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： スイス (CHE)  言語： 英語 (EN)

抄録/ポイント： 半導体製品の製造は多くの専用段階を必要とし,これらのステップはいくつかの主要な相にグループ化できる。ウエハ製作プロセスの最後に見出された主要なステップの一つは,電気ダイソーティング(EDS)試験操作である。本論文は,システムの不必要な仕事を減らすために,EDS試験施設におけるディスパッチング政策に焦点を当てた。これにより,半導体製造設備は,より良い総合効率を達成し,それによって,材料運動の低減,試験機械の使用,エネルギー消費などによる持続可能な製造に寄与する。設備では,ウエハロットは一連のワークステーション(セル)で処理され,施設は同一の並列マシンを備えている。ウエハはセルからセルへの自動材料ハンドリングシステムおよび細胞内で移動する。効率的なシステム運用のためのセル間とセル内材料運動から成るいくつかのスケジューリング政策を提案した。このために,4つのセル間スケジューリング政策と2つのセル内スケジューリング政策を導入し,組合せの効果を試験し,シミュレーション実験によって評価し,サイクル時間やプロセス作業などの性能尺度を得た。組合せ間の最も効率的な結果を,与えられたEDS試験施設に対する提案したスケジューリング政策として提示した。Copyright 2021 The Author(s) All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *シミュレーション ,  *半導体 ,  スケジューリング ,  *ディスパッチング ,  マテリアルハンドリング ,  エネルギー消費 ,  系統運用 ,  ワークステーション ,  並列計算機 ,  生産工程
準シソーラス用語： サイクルタイム ,  *半導体製造 , 【Automatic Indexing@JST】

著者キーワード (5件)： ディスパッチング政策 ,  半導体 ,  ウエハプロービング ,  ウエハ選別 ,  持続可能なシステム

分類 (1件)： 工程管理  (KB03030P)

引用文献 (44件)：

• Sarkis, J. Manufacturing’s role in corporate environmental sustainability-Concerns for the new millennium. Int. J. Oper. Prod. Manag. 2001, 21, 666-686.
• Rosen, M.A.; Kishawy, H.A. Sustainable manufacturing and design: Concepts, practices and needs. Sustainability 2012, 4, 154-174.
• Jayal, A.D.; Badurdeen, F.; Dillon, O.W., Jr.; Jawahir, I.S. Sustainable manufacturing: Modeling and optimization challenges at the product, process and system levels. CIRP J. Manuf. Sci. Technol. 2010, 2, 144-152.
• Bang, J.Y.; Kim, Y.D. Scheduling algorithms for a semiconductor probing facility. Comput. Oper. Res. 2011, 38, 666-673.
• Lin, J.T.; Wang, F.K.; Kuo, P.C. A parameterized-dispatching rule for a Logic IC sort in a wafer fabrication. Prod. Plan. Control Manag. Oper. 2005, 16, 426-436.

タイトルに関連する用語 (7件)： 半導体製造 ,  シミュレーション ,  研究 ,  ウエハ ,  試験 ,  施設 ,  ディスパッチング