文献

J-GLOBAL ID：202102255764818776   整理番号：21A0150930

0.4V-1.2Vからの出力電圧測距による45nm技術における外部キャパシタレス低ドロップアウト電圧レギュレータの実装【JST・京大機械翻訳】

An Implementation of External Capacitor-less Low-DropOut Voltage Regulator in 45nm Technology with Output Voltage Ranging from 0.4V-1.2V

著者 (3件)： Ahmed Farid Uddin (School of Computing and Engineering, University of Missouri-Kansas City) ,  Sandhie Zarin Tasnim (School of Computing and Engineering, University of Missouri-Kansas City) ,  Chowdhury Masud H (School of Computing and Engineering, University of Missouri-Kansas City)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICCD  ページ： 453-456  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低DropOut(LDO)レギュレータは,システムオンチップ(SoC)設計の電力管理における最も必須で重要なアナログブロックの1つである。本研究では,45nm技術で実装された外部キャパシタ無しLDO電圧レギュレータ設計を示した。提案した設計はトランジスタによる抵抗フィードバックネットワークを除去し,出力電圧を制御でき,過渡応答とPSRRを改善した。設計は,誤差増幅器(EA),1つの共通ソース(CS)ステージ,1つのバッファステージ,および2パストランジスタから成り,それは,1.8Vの入力電圧で0.4V~1.2Vから広い範囲の出力電圧を提供する。また,この設計は7.824uA静止電流による低電力運転を確実にする。さらに,この設計は,0.0149mm2の最小面積と25mV(max)の電圧オーバヘッドを,1mV以下のリップルの安定した出力電圧と共に,発生した。45nmバルクCMOSプロセスを用いて,Cadence Virtuosoにおいて,図式とレイアウト設計を実行し,シミュレートした。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 過渡応答 ,  *コンデンサ ,  増幅器 ,  *電圧 ,  電流 ,  トランジスタ ,  配置設計 ,  電力管理 ,  *電圧調整器
準シソーラス用語： CMOSプロセス ,  システムオンチップ ,  パストランジスタ ,  オーバヘッド ,  入力電圧 ,  *出力電圧 , 【Automatic Indexing@JST】

分類 (2件)： 図形・画像処理一般  (JE04010I) ,  パターン認識  (JE07000S)

タイトルに関連する用語 (6件)： 出力電圧 ,  測距 ,  ドロップ ,  アウト電圧 ,  レギュレータ ,  実装