文献

J-GLOBAL ID：202102259856819847   整理番号：21A0562620

対称性に基づくDAC不整合除去を用いた86.6dB SNDRを用いた16b 1.62MS/sキャリブレーションフリーSAR ADC【JST・京大機械翻訳】

A 16b 1.62MS/s Calibration-free SAR ADC with 86.6dB SNDR utilizing DAC Mismatch Cancellation Based on Symmetry

著者 (4件)： Konno Shota (Asahi Kasei Microdevices Corp.,Atsugi,Japan) ,  Miyahara Yuichi (Asahi Kasei Microdevices Corp.,Atsugi,Japan) ,  Sobue Kazuki (Asahi Kasei Microdevices Corp.,Atsugi,Japan) ,  Hamashita Koichi (Asahi Kasei Microdevices Corp.,Atsugi,Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： A-SSCC  ページ： 1-2  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文は,DACミスマッチのためのキャリブレーションまたはDEMなしで,THD改良SAR ADCを提示した。本提案のSAR ADCは,DAC不整合によって引き起こされたすべての偶数次数歪みの消去の新しい方法を持っている。THD性能を改善するために,DAC不整合における対称特性に焦点を当てた。この方法は,ほんの少しの余分なクロックを持つ非常に簡単な回路を必要とする。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 対称性 ,  クロック ,  不整合 ,  *偶数

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： 対称性 ,  DAC ,  不整合 ,  SNDR ,  キャリブレーション ,  SAR ,  ADC