文献

J-GLOBAL ID：202102261314428157   整理番号：21A0801906

復号器,エンコーダおよびフル加算器としての可逆フェードゲート【JST・京大機械翻訳】

Reversible Fade Gate as Decoder, Encoder and Full Adder

著者 (4件)： Krishnaveni D. (CIIRC & Department of ECE, Jyothy Institute of Technology, Thataguni, Bengaluru, India) ,  Kiran N. (CIIRC & Department of ECE, Jyothy Institute of Technology, Thataguni, Bengaluru, India) ,  Shalini H. N. (CIIRC & Department of ECE, Jyothy Institute of Technology, Thataguni, Bengaluru, India) ,  Geetha Priya M. (Vellore Institute of Technology, Chennai, Tamilnadu, India)
資料名： Lecture Notes in Electrical Engineering  (Lecture Notes in Electrical Engineering)
巻： 700  ページ： 1323-1331  発行年： 2021年 
JST資料番号： W5070A  ISSN： 1876-1100  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 可逆論理の技術は,電力の最適化のために任意のディジタル,VLSIおよび量子コンピューティング応用に適用できる。復号器と符号器は,任意の論理ネットワークを実現するために使用できる基本的なビルディングブロックである。このペアは,トランシーバとして通信システムアプリケーションに使用できる。FADEと呼ぶ新しい4×4可逆ゲートを,同時に3つの組合せ論理回路の操作,すなわち,完全加算器,2:4復号器,および4:2符号器を同時に実行するので,その種類の新規で,独特で,そして,初めてその種類である。提案した可逆ゲートの設計を,Xilinxソフトウェアを使用して,Verilogを用いてコード化して,合成して,シミュレートした。FPGA XC3S400-5PQ208に実装し,試験した。このゲートは複雑な算術論理回路の設計における閾値として作用し,従って計算システムの性能を高める。Copyright Springer Nature Singapore Pte Ltd. 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  計算機システム ,  電力 ,  *復号器 ,  *加算器 ,  論理回路 ,  送受信機 ,  *符号器 ,  通信方式 ,  応用プログラム ,  ソフトウェア ,  超LSI ,  FPGA
準シソーラス用語： ビルディングブロック ,  Verilog , 【Automatic Indexing@JST】

著者キーワード (5件)： 可逆論理 ,  一定入力 ,  ごみ発電 ,  低電力 ,  ディジタル回路

分類 (1件)： 論理回路  (NC05070B)

タイトルに関連する用語 (5件)： 復号器 ,  エンコーダ ,  加算器 ,  フェード ,  ゲート