文献

J-GLOBAL ID：202102266561216584   整理番号：21A0150947

マルチコア下のNVM衝突一貫性の性能改善【JST・京大機械翻訳】

Improving the Performance of NVM Crash Consistency under Multicore

著者 (4件)： Lu Zhiyuan (Computer Science, Michigan Technological University,Houghton,Michigan,USA) ,  Yue Jianhui (Computer Science, Michigan Technological University,Houghton,Michigan,USA) ,  Deng Yifu (Computer Science, Michigan Technological University,Houghton,Michigan,USA) ,  Zhu Yifeng (Electrical & Computer Engineering, University of Maine,Orono,Maine,USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICCD  ページ： 561-564  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 非揮発性メモリ(NVM)システムは,衝突一貫性をサポートするための検層を必要とする。しかし,ログ操作は厳しい性能オーバヘッドを導入する。最近,LADは,衝突一貫性に影響することなく,更新キャッシュラインの総量が非同期DRAMリフレッシュ(ADR)バッファより小さいいくつかのトランザクションのためのログ操作を排除するために提案された。それにもかかわらず,マルチコアでは,同時取引はADR資源を排気する傾向があり,従って,ログ操作はLADにおいて実行しなければならない。本研究では,各トランザクションが単独で実行されるならば,多数のログ操作を避けることができることを観察した。これらの不必要なログ操作を排除するために,本論文では,ADRの信頼できる書き込みデータから緩衝を切り離すための仮想ADRバッファを提案した。特に,ログレス操作だけがADR資源へのアクセスを可能にする。さらに,本論文は,DRAMキャッシュによるレッドログを採用して,トランザクションコンミット速度を上げることを提案した。評価結果は,提案した方式が94.9%までログ操作を効率的に低減でき,78.6%までのトランザクションスループットを改善することを実証した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 検層 ,  キャッシュメモリ ,  スループット ,  不揮発性メモリ ,  *DRAM
準シソーラス用語： SDRAM ,  オーバヘッド ,  *マルチコアプロセッサ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： マルチコア ,  衝突 ,  性能改善