文献

J-GLOBAL ID：202102268758554068   整理番号：21A2981114

カオスPWM技術によるコモンモードインダクタンスの低減による小型EMIフィルタ設計【JST・京大機械翻訳】

A Compact EMI Filter Design by Reducing the Common-Mode Inductance With Chaotic PWM Technique

著者 (6件)： Li Hong (School of Electrical Engineering, Beijing Jiaotong University, Beijing, China) ,  Ding Yuhang (School of Electrical Engineering, Beijing Jiaotong University, Beijing, China) ,  Zhang Chongmo (School of Electrical Engineering, Beijing Jiaotong University, Beijing, China) ,  Yang Zhichang (Global Energy Interconnection Research Institute Company, Ltd., Beijing, China) ,  Yang Zhichao (High Voltage Department China Electric Power Institute, Beijing, China) ,  Zhang Bo (School of Electric Power, South China University of Technology, Guangzhou, China)
資料名： IEEE Transactions on Power Electronics  (IEEE Transactions on Power Electronics)
巻： 37  号： 1  ページ： 473-484  発行年： 2022年 
JST資料番号： D0211B  ISSN： 0885-8993  CODEN： ITPEE8  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 受動電磁干渉フィルタ(PEF)は電力変換器における電磁干渉(EMI)問題を解くための最も一般的な方法である。しかしPEFsは,電力変換器,特にPEFsにおける一般的モード(CM)インダクタの付加的体積,重量,およびコストをもたらし,それは電磁適合性仕様を満たすべき高密度変換器のためのトリキニー問題である。パルス幅変調(PWM)による電力変換器のためのコンパクトなPEFを設計するために,カオスPWM(CPWM)によるCMインダクタの容積減少方法を,本論文で提案した。最初に,CPWMがコーナー周波数を増加させることによってCMインダクタンスを減少する機構を解析した。第二に,CPWMによるEMIスペクトルの大きさの減少とCMインダクタンスの減少の間の関係を定量的に計算した。第3に,磁気コアηの利用率は,従来のPWMとCPWMの下で異なるインダクタのサイズを合理的に比較するために定義される。最後に,CMEMIフィルタの提案設計法を,その有効性と実現可能性を検証するために,それぞれdc VoIPDCコンバータとdc Lagrancインバータに適用した。スイッチング周波数100kHz,275W,CMインダクタの体積およびCMEMIフィルタの体積を,提案したコンパクトEMIフィルタを用いて,それぞれ63.5%および48.3%低減した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *インダクタンス ,  フィルタ ,  *フィルタ設計 ,  PWM【信号】 ,  干渉フィルタ ,  スペクトル ,  磁心 ,  電磁干渉 ,  電力変換器 ,  *カオス ,  電磁両立性
準シソーラス用語： 利用率 ,  コーナ周波数 ,  *コモンモード ,  スイッチング周波数 , 【Automatic Indexing@JST】

分類 (1件)： 電力変換器  (NB08030B)

タイトルに関連する用語 (4件)： カオス ,  PWM ,  EMI ,  フィルタ設計