抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
縮小命令セットコンピュータ(RISC)アーキテクチャの特性特徴を用いて高性能マイクロプロセッサとマイクロコントローラを開発した。サブルーチン呼び出しと割込みサービスを含む複雑な操作は,すべての他のコマンドで同じ時間間隔のためにハードウェアに実装するのが難しい。このような操作は,実行時に,サブルーチンからリターンアドレスを節約しながら,プロセッサのソフトウェアカウンタのレジスタにおける遷移アドレスの価値を記録することを含む。プロセッサハードウェアスタックの特定の設計を,1クロックサイクルにおける複雑なマシン操作の実行を可能にする作業において提案した。必要な技術的結果は,スタックレジスタの実際にアナログであるプロセッサN同一ソフトウェア対の設計に導入することにより達成できることが確立された。プログラムカウンタ(PC)のブロックに接続されたレジスタ選択の論理を有するスタックポインタ(SP)は,サブルーチンが呼ばれるとき,次のPCを活性化し,一方,以前のカウンタはサブルーチンからリターンアドレスを格納する。これは,スタックまたはRAMセルのレジスタにおけるPCからのリターンアドレスを節約し,スタックからその状態を復元する手順を除外する。これにより,マスタ発振器の1クロックサイクルにおいて,遮断ベクトルに沿ってサブルーチン呼び出しまたはジャンプを呼び出し,呼び出し点に戻ることができる。これにより,このような動作中のプロセッサの速度を30~50%増加させ,クロック周波数を増やさずに全体性能を向上させることができる。Copyright Pleiades Publishing, Ltd. 2020. ISSN 1063-7397, Russian Microelectronics, 2020, Vol. 49, No. 7, pp. 516-522. Copyright Pleiades Publishing, Ltd., 2020. Russian Text Copyright The Author(s), 2019, published in Izvestiya Vysshikh Uchebnykh Zavedenii, Elektronika, 2019, Vol. 24, No. 3, pp. 219-229. Translated from English into Japanese by JST.【JST・京大機械翻訳】