文献
J-GLOBAL ID:202102276971333090   整理番号:21A3275907

先進メモリにおける電圧調整のための適応線形/バイナリ2ステップ探索による高速ドループ回復イベント駆動ディジタルLDO【JST・京大機械翻訳】

A Fast Droop-Recovery Event-Driven Digital LDO With Adaptive Linear/Binary Two-Step Search for Voltage Regulation in Advanced Memory
著者 (5件):
資料名:
巻: 37  号:ページ: 1189-1194  発行年: 2022年 
JST資料番号: D0211B  ISSN: 0885-8993  CODEN: ITPEE8  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
このレターは,高速過渡応答を達成する適応線形/バイナリ2段階探索によるイベント駆動ディジタル低ドロップアウトレギュレータ(DLDO)を提示した。二次元(2-D)円形シフトレジスタ(CSR)は適応線形探索制御を提供する。大きな電圧ドループが発生するとき,CSRはドループから即時回復を提供する高速追跡モードを活性化する。CSRによる線形探索が完了すると,サブレンジ連続近似レジスタ(Sub-SAR)は二値探索制御を行う。サブSARのフルスケール電流範囲は,CSRを参照することによって適応的にスケールされ,それは探索ステップの数を減らし,バイナリーサーチ操作によって引き起こされるアンダーシュートまたはオーバーシュートを改善する。リング増幅器ベースの1.5b連続時間(CT)コンパレータと非同期コントローラは,過渡応答とサンプリングクロック周波数の間のトレードオフを破るイベント駆動操作を実現した。提案したDLDOを40nm CMOSプロセスで製作した。DLDOは0.6~1.2Vの入力電圧V_IN範囲で動作できる。104.2mA/1nsの負荷電流ステップを1.0VのV_INに適用したとき,ドループ回復時間と沈降時間を,それぞれ6と15nsとして測定した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
電力変換器 

前のページに戻る