文献

J-GLOBAL ID：202102277632344610   整理番号：21A0006088

調整可能な高PSRRと高効率のための動的電流ステアリングによるデュアルレールハイブリッドアナログ/ディジタル低ドロップアウトレギュレータ【JST・京大機械翻訳】

A Dual-Rail Hybrid Analog/Digital Low-Dropout Regulator With Dynamic Current Steering for a Tunable High PSRR and High Efficiency

著者 (11件)： Liu Xiaosen (Circuit Research Lab, Intel Labs, Hillsboro, OR, USA) ,  Krishnamurthy Harish K. (Circuit Research Lab, Intel Labs, Hillsboro, OR, USA) ,  Barrera Claudia (Circuit Research Lab, Intel Labs, Intel Corporation, Santa Clara, CA, USA) ,  Han Jing (Circuit Research Lab, Intel Labs, Intel Corporation, Santa Clara, CA, USA) ,  Narayana Bhatla Rajasekhara M. (Circuit Research Lab, Intel Labs, Intel Corporation, Santa Clara, CA, USA) ,  Chiu Scott (Circuit Research Lab, Intel Labs, Intel Corporation, Santa Clara, CA, USA) ,  Ahmed Zakir K. (Circuit Research Lab, Intel Labs, Hillsboro, OR, USA) ,  Desai Nachiket (Circuit Research Lab, Intel Labs, Hillsboro, OR, USA) ,  Ravichandran Krishnan (Circuit Research Lab, Intel Labs, Hillsboro, OR, USA) ,  Tschanz James W. (Circuit Research Lab, Intel Labs, Hillsboro, OR, USA) ,  De Vivek (Circuit Research Lab, Intel Labs, Hillsboro, OR, USA)
資料名： IEEE Solid-State Circuits Letters  (IEEE Solid-State Circuits Letters)
巻： 3  ページ： 526-529  発行年： 2020年 
JST資料番号： W3688A  ISSN： 2573-9603  CODEN： ISCLCN  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： マルチチップパッケージ(MCP)プラットフォームにおける不均一統合を目標とするデュアルレールハイブリッドアナログ/ディジタル低ドロップアウトレギュレータ(DRLDO)を提示した。大きなドロップアウト電圧による効率ペナルティを招いた古典的単一入力VoIP単一出力低ドロップアウトレギュレータ(LDO)トポロジーと異なり,このDRLDOアーキテクチャは,チップ上の典型的なMCPシステムで利用可能な2つのレールを利用することによって,電力供給拒絶と高効率のトレードオフを破る。1レールは,電力供給拒絶を助ける大きなドロップアウトac分岐レールであり,他方は,効率を最大化するのを助ける低ドロップアウトdcブランチである。アナログとディジタルブランチのハイブリッド組合せは,同時に高効率と高電力供給阻止率(PSRR)の両方を達成する。さらに,動的電流ステアリング機構は,2つのレール間の電流寄与を能動的に制御し,PSRRと電力変換効率性能を柔軟に調整する。22nm CMOSチップ上の測定は,1.8V HVと1.05V LV二重入力レールからの0≦λ80-mA負荷にわたって,-46dB PSRRと89%の効率を実証した。それは,最大32%のMCP応用における従来のアナログLDO(ALDO)の効率を改善し,一方,-20dBのPSRR性能を維持した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 位相幾何学 ,  *電流 ,  *レール ,  アナログ系 ,  ディジタル方式 ,  計算機アーキテクチャ ,  ペナルティ ,  電力供給 ,  CMOS
準シソーラス用語： ドロップ ,  *高効率 ,  *電流ステアリング ,  VoIP ,  電力変換効率 ,  出力電圧 , 【Automatic Indexing@JST】

分類 (2件)： 電源回路  (NC05060Q) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： PSRR ,  高効率 ,  電流ステアリング ,  ディジタル