文献

J-GLOBAL ID：202102282744526090   整理番号：21A0230430

近似フル加算器のエネルギー効率の良い設計【JST・京大機械翻訳】

Energy-Efficient Design of Approximated Full Adders

著者 (2件)： Silva Pedro Aquino (PPGCC, Universidade Federal de Santa Catarina,Departamento de Informatica e Estatistica,Brazil) ,  Meinhardt Cristina (PPGCC, Universidade Federal de Santa Catarina,Departamento de Informatica e Estatistica,Brazil)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： ICECS  ページ： 1-4  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本研究では,7nmFinFETデバイス技術における一組の近似完全加算器回路を解析し,エネルギー効率の良いこれらの設計が,異なる電圧動作点に対してどのようにあるかを同定した。電圧スケーリングによる特定の環境における挙動を従来の正確な加算器と比較した。結果は,設計者が誤り耐性アプリケーションにおける各設計の賛否にアクセスすることを可能にする。遅延と電力消費への影響を考慮して,近似XNORとPTLベースのFAは,適用したすべての電圧でPDPの増加を示した。しかし,Mirror Adder触発近似設計は,0.4VでPDPの減少を示した。バッファ近似FAのPDPは,電圧スケーリングを通して一定のままであった。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 電圧 ,  電力消費 ,  *加算器 ,  *近似法 ,  応用プログラム ,  エネルギー効率
準シソーラス用語： 電圧スケーリング ,  誤り耐性 ,  全加算器 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 近似 ,  加算器 ,  エネルギー効率 ,  設計