文献

J-GLOBAL ID：202102283958890899   整理番号：21A0233855

パワーハードウェアインザループを用いたIEEE Std 1547.1-2020の意図しない単独運転試験の評価【JST・京大機械翻訳】

Evaluation of the IEEE Std 1547.1-2020 Unintentional Islanding Test Using Power Hardware-in-the-Loop

著者 (5件)： Desarden-Carrero Edgardo (University of Puerto Rico-Mayagueez,Mayagueez,Puerto Rico,USA,00682) ,  Darbali-Zamora Rachid (Sandia National Laboratories,Albuquerque,New Mexico,USA,87185) ,  Gurule Nicholas S. (Sandia National Laboratories,Albuquerque,New Mexico,USA,87185) ,  Aponte-Bezares Erick (University of Puerto Rico-Mayagueez,Mayagueez,Puerto Rico,USA,00682) ,  Gonzalez Sigifredo (Sandia National Laboratories,Albuquerque,New Mexico,USA,87185)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： PVSC  ページ： 2262-2269  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 電力グリッドに接続した光起電力(PV)インバータは,不注意島(UI)条件を適切に検出し,応答するのに必要である。IEEE Std 1547.1-2020は,共振並列RLC負荷に基づく試験手順を指定し,UI条件下で検出および切断するPVインバータの能力を評価した。本論文では,IEEE Std 1547.1-2020 UI Catを評価するために,人間機械インターフェーズ(HMI)と仮想RLC負荷によるプロトタイプ電力ハードウェアインザループ(PHIL)UI試験コンソールを提案した。B試験。伝統的UI試験手順は,潜在的に高価で,大規模で,熱発生源である物理的RLC要素に依存する。PHIL技術を使用して,UI試験手順自体とRLC負荷を,シミュレーション環境内で実質的に実行した。仮想コンソールは,試験コストを潜在的に低減でき,実行時間を減らし,自動化試験の道を開く。本論文では,仮想コンソールプロトタイプからの有望な予備的結果を示した。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 共振 ,  光起電力 ,  シミュレーション ,  自動化 ,  *電力 ,  IEEE ,  コンソール ,  発熱 ,  プロトタイプ
準シソーラス用語： 実行時間 ,  *ハードウェアインザループ ,  単独運転 ,  不注意 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： パワー ,  ハードウェアインザループ ,  IEEE ,  STD ,  意図 ,  試験 ,  評価