文献

J-GLOBAL ID：202102289102501878   整理番号：21A2805732

多層パーセプトロンとFPGA共設計のためのAutoML【JST・京大機械翻訳】

AutoML for Multilayer Perceptron and FPGA Co-design

著者 (4件)： Colangelo Philip (Intel PSG,San Jose,USA) ,  Segal Oren (Hofstra University,Hempstead,USA) ,  Speicher Alex (Hofstra University,Hempstead,USA) ,  Margala Martin (University of Massachusetts Lowell,Lowell,USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2020  号： SOCC  ページ： 265-266  発行年： 2020年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ニューラルネットワークアーキテクチャ(NNA)の最適化は,存在する多数のハイパーパラメータの組み合わせのため,部分的に困難なプロセスである。高性能ニューラルネットワークの設計の困難さは,ニューラルネットワークの自動設計および最適化において,最近のサージをもたらした。研究の既存の身体の焦点は,ハードウェア最適化[3]に着手する出版物による精度[1][2]のためのNNAを最適化することであった。焦点は,NNAと再構成可能ハードウェアを含む全設計空間を探索するために,進化的アルゴリズムを用いてこのギャップを閉じることである。Facebook[4][5]とGoogle [6]のような大きなデータ中心企業は,MLP作業負荷がそれらのアプリケーションベースの大部分であることを示した。顔書は,ニュースフィードで見ること,および検索から存在する結果を示す,表示にどのアドを表示するかの決定のようなタスクに対するMLPの使用を引用する。公園らは,これらのネットワークの重要性と,標準ハードウェアに関する現在の限界と,この研究が,[7]におけるソフトウェアとハードウェア共設計を解決すべきかどうかの呼び出しに関するものである。本研究は,特定の作業負荷とニューラルネットワーク構造に成形できるFPGAデバイスの再構成可能アーキテクチャを利用することを目的とする。MLPとターゲットハードウェアの全体の設計空間を同時に探索する進化アルゴリズムに,著者らは,トップ精度と最適ハードウェア性能の両方を達成するユニークな解法を見つけた。Copyright 2021 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 最適化 ,  刊行物 ,  ネットワーク ,  ニューラルネットワーク ,  応用プログラム ,  ハードウェア ,  ソフトウェア ,  ニュース ,  *FPGA ,  *多層パーセプトロン
準シソーラス用語： 進化的アルゴリズム ,  Google ,  設計空間 ,  ニューラルネットワークアーキテクチャ ,  Facebook , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (3件)： 多層パーセプトロン ,  FPGA ,  設計