特許
J-GLOBAL ID：202103000627105615
半導体製品用絶縁層構造及びその作製方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
TRY国際特許業務法人
公報種別：特許公報
出願番号（国際出願番号）：特願2018-237708
公開番号（公開出願番号）：特開2019-129315
特許番号：特許第6803901号
出願日： 2018年12月19日
公開日（公表日）： 2019年08月01日
請求項（抜粋）：
【請求項1】 まず、半導体製品用絶縁層構造のデバイス基板(1)及び支持基板(2)を準備すること、当該デバイス基板(1)及び支持基板(2)の両者のうちの少なくとも一方の表面上に薄膜層(3)を作製し、デバイス基板(1)、支持基板(2)の両者がいずれもシリコンチップであること、薄膜層(3)をデバイス基板(1)及び/又は支持基板(2)上に設けること、薄膜層(3)が二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの何れか一種であること、
次に、デバイス基板(1)及び支持基板(2)の両者を少なくとも当該両者のうちの一方の上に設けられる薄膜層(3)によってボンディングして共同して多層SOI構造を全体としてなすことを満たし、
ボンディング前に、デバイス基板(1)、支持基板(2)の両者のうちの少なくとも一方の薄膜層(3)上に予め少なくとも一層の中間層(4)を設け、中間層(4)が二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの1種又は複数種の組み合わせであり、
ボンディングする際には、
ボンディング前にデバイス基板(1)及び支持基板(2)の両者のうちの少なくとも一方の基板上に、順次、薄膜層(3)、中間層(4)を設けること、
ボンディングされる両者のうちの他方が、薄膜層(3)と中間層(4)とが設けられていない基板自身、基板上に薄膜層(3)のみが設けられるもの、基板上に薄膜層(3)が設けられてからさらに薄膜層(3)上に中間層(4)が設けられるもののうちの何れか一種であること、が満たされ、
ボンディング前に選択されたデバイス基板(1)、支持基板(2)の両者は、いずれもシリコンチップであり、シリコンチップの電気抵抗率が0.1-10000ohm.cmであり、
薄膜層(3)は、二酸化ケイ素層であるとき、その厚さが0-5μmであり、
デバイス基板(1)及び/又は支持基板(2)上の薄膜層(3)に少なくとも一層の中間層(4)がさらに設けられたとき、中間層(4)の単層厚さが0.01-10μmであり、且つその単層構造の材質が酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層のうちの何れか一種であり、
シリコンチップの直径は、150mm、200mm、300mmのうちの1つであり、
デバイス基板(1)と支持基板(2)に設けられる薄膜層(3)及び/又は中間層(4)をボンディングして、共同して多層SOI構造を全体としてなし、
前記半導体製品用絶縁層構造の作製方法の手順は、
まず、任意の結晶相、任意の導電タイプであって、直径が150mm、200mm、300mmのうちの1つであり、電気抵抗率が0.1-10000ohm.cmであるシリコンチップをデバイス基板(1)及び支持基板(2)として選択すること、
次に、HF、H2SO4及びH2O2の混合溶液並びにイオン交換水をこの順に使用してデバイス基板(1)及び支持基板(2)を前後して超音波洗浄し、表面の自然酸化層及び汚染物を除去し、高品質のシリコンチップ表面を得ること、洗浄が完了してダンプドライした後、薄膜層(3)の成長を予定しているデバイス基板(1)及び/又は支持基板(2)をPECVD又はLPCVD機器の反応腔室に置くこと、
その後、デバイス基板(1)及び/又は支持基板(2)に対してプラズマインサイチュ洗浄を行い、水素ガス流量が20sccm-200sccmであり、洗浄時間が5-20minであること、
その後、デバイス基板(1)及び支持基板(2)の両者のうちの少なくとも一方の基板上に薄膜層(3)を堆積し、薄膜層(3)の材料の違いにより、堆積時に用いられる気体が酸素ガス、水素ガス、窒素ガス、シラン、笑気ガス、水素ガス、アルゴンガスであり、流量がそれぞれ0-20slm、0-10slm及び0-1slm、0sccm-25sccm、0sccm-20sccm、0sccm-50sccm及び0sccm-60sccmであり、堆積気圧が0-10Paであり、薄膜層(3)としての二酸化ケイ素薄膜の堆積厚さが0-5μmであり、薄膜層(3)としての酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層の堆積厚さが0-10μmであること、
その後、デバイス基板(1)及び/又は支持基板(2)に対してプラズマインサイチュ洗浄を行い、水素ガス流量が20sccm-200sccmであり、洗浄時間が5-20minであること、
その後、デバイス基板(1)及び/又は支持基板(2)上の薄膜層(3)の表面に中間層(4)の堆積を行い、中間層(4)の材料の違いにより、用いられる気体がシラン、笑気ガス、水素ガス、アルゴンガス、アンモニアガスであり、流量がそれぞれ5sccm-25sccm、2sccm-20sccm、10sccm-50sccm、30sccm-60sccm、5sccm-20sccmであり、堆積気圧が5-10Paであり、堆積厚さが0.01-10μmであること、
その後、中間層(4)としての薄膜を堆積した後に水素プラズマエッチングを行い、用いられる水素ガス流量が30-120sccmであり、エッチング時間が0.5-10minであること、
その後、上記ステップで得られた単一の中間層(4)の表面に再度中間層(4)の堆積を行い、堆積された総厚さが要求に合致するまで、上記ステップをn回繰り返す(n≧1)こと、
上記ステップで処理されたデバイス基板(1)及び/又は支持基板(2)を方式I又は方式IIの処理を経て、特殊絶縁埋込層のSOI材料を取得する。前記方式Iは、デバイス基板(1)及び支持基板(2)に対して低温真空ボンディングを行い、得られたボンディングチップを研削・研磨処理し、最上層シリコンの厚さが1.5-250μmであるSOI材料を取得する方式であり、前記方式IIは、デバイス基板(1)に対して水素イオン注入を行い、注入深さが100-1500nmであること、その後、デバイス基板(1)及び支持基板(2)に対して低温真空ボンディングを行ってボンディングチップを形成すること、その後、ボンディングチップに対して低温アニール処理を行い、アニール温度が150°C-300°Cであること、ボンディングチップに対してマイクロ波ブレーク又はレーザ光ブレーク処理を行ってSOI構造材料を形成すること、最後に、形成されたSOI構造に対してCMP処理を行って、最上層厚さが0.02-1.5μmであるSOI材料を形成すること、を含む方式であること、
マイクロ波ブレーク処理において、マイクロ波のパワーが1KW-4KWであり、マイクロ波時間が2-5minであり、マイクロ波温度が70-400°Cであること、レーザ光ブレーク処理において、赤外レーザが採用され、レーザ光スポットの大きさが0.5mm-2mmであり、レーザ光パワーが100mw-100wであり、加熱時間が10-30sであり、レーザ光走査経路がシリコンチップに沿う径方向であり、シリコンチップ走査回数が8-28回であること、レーザ光ビームを介して45°-135°の入射角度でシリコンチップを走査すること、レーザ光加熱でシリコンチップ表面温度を速やかに上昇させることにより、シリコンチップ内の水素イオンを集めてブレークの目的を果たすこと、を含むことを特徴とする半導体製品用絶縁層構造の作製方法。
IPC (2件)：
H01L 21/02 ( 200 6.01)
, H01L 27/12 ( 200 6.01)
H01L 27/12 B
, H01L 21/02 B
, H01L 21/02 C
