特許
J-GLOBAL ID:202103007993046200
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (3件):
池上 徹真
, 須藤 章
, 高下 雅弘
公報種別:公開公報
出願番号(国際出願番号):特願2019-168776
公開番号(公開出願番号):特開2021-048198
出願日: 2019年09月17日
公開日(公表日): 2021年03月25日
要約:
【課題】キャリアの移動度の低下が抑制される半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、炭化珪素層の表面に第1の酸化シリコン膜を形成し、窒素ガスと二酸化炭素ガスとを含む雰囲気で、1200°C以上の第1の熱処理を行う。第1の酸化シリコン膜は、ゲート絶縁層となる。第1の酸化シリコン膜は、CVD法(Chemical Vapor Deposition法)、又は、PVD法(Physical Vapoer Deposition)により形成される堆積膜である。【選択図】図5
請求項(抜粋):
炭化珪素層の表面に第1の酸化シリコン膜を形成し、
窒素ガスと二酸化炭素ガスとを含む雰囲気で、1200°C以上の第1の熱処理を行う半導体装置の製造方法。
IPC (7件):
H01L 21/336
, H01L 29/78
, H01L 29/12
, H01L 21/316
, H01L 21/31
, H01L 21/324
, H01L 29/739
FI (9件):
H01L29/78 658F
, H01L29/78 652T
, H01L29/78 653A
, H01L29/78 652K
, H01L21/316 A
, H01L21/316 M
, H01L21/31 B
, H01L21/324 X
, H01L29/78 655A
Fターム (14件):
5F045AA20
, 5F045AB32
, 5F045AC11
, 5F045AC15
, 5F045AD16
, 5F045AD17
, 5F045AD18
, 5F045AF02
, 5F058BB01
, 5F058BC02
, 5F058BD03
, 5F058BF56
, 5F058BF61
, 5F058BJ01
引用特許: