特許

J-GLOBAL ID：202103008916619636

撮像素子

発明者： 中澤 圭一 ,  北野 良昭 ,  山下 浩史 ,  石田 実
出願人/特許権者： ソニーセミコンダクタソリューションズ株式会社
代理人 (1件)： 特許業務法人つばさ国際特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2018048364
公開番号（公開出願番号）：WO2019-131965
出願日： 2018年12月27日
公開日（公表日）： 2019年07月04日
要約：

本開示の一実施の形態に係る撮像素子は、第1基板、第2基板および第3基板をこの順に積層して構成されている。光電変換を行うセンサ画素を有する第1基板と、読み出し回路を有する第2基板とが、層間絶縁膜内に設けられた第1貫通配線によって互いに電気的に接続されている。第2基板と、ロジック回路を有する第3基板とが、パッド電極同士の接合、または半導体基板を貫通させた第2貫通配線によって、互いに電気的に接続されている。

請求項（抜粋）：

第1半導体基板に、光電変換を行うセンサ画素を有する第1基板と、 第2半導体基板に、前記センサ画素から出力された電荷に基づく画素信号を出力する読み出し回路を有する第2基板と、 第3半導体基板に、前記画素信号を処理するロジック回路を有する第3基板と を備え、 前記第1基板、前記第2基板および前記第3基板は、この順に積層され、 前記第1基板および前記第2基板からなる積層体は、層間絶縁膜と、前記層間絶縁膜内に設けられた第1貫通配線とを有し、 前記第1基板および前記第2基板は、前記第1貫通配線によって互いに電気的に接続されており、 前記第2基板および前記第3基板は、前記第2基板および前記第3基板がそれぞれ、パッド電極を有する場合には前記パッド電極同士の接合によって、前記第3基板が前記第3半導体基板を貫通する第2貫通配線を有する場合には前記第2貫通配線によって、互いに電気的に接続されている 撮像素子。

IPC (5件)：

H01L 27/146 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H04N 5/369

FI (5件)：

H01L27/146 D ,  H01L27/146 F ,  H01L27/146 A ,  H01L25/08 Z ,  H04N5/369

Fターム (31件)：

4M118AA10 ,  4M118AB01 ,  4M118BA14 ,  4M118BA19 ,  4M118CA02 ,  4M118CA20 ,  4M118CA22 ,  4M118CB13 ,  4M118DD04 ,  4M118DD09 ,  4M118EA14 ,  4M118FA06 ,  4M118FA28 ,  4M118FA33 ,  4M118FA38 ,  4M118GA02 ,  4M118GC07 ,  4M118GD03 ,  4M118GD04 ,  4M118HA22 ,  4M118HA24 ,  4M118HA25 ,  4M118HA30 ,  4M118HA33 ,  5C024GX02 ,  5C024GX16 ,  5C024GX24 ,  5C024GY39 ,  5C024GY41 ,  5C024HX01 ,  5C024HX51