特許

J-GLOBAL ID：202103009252933202

半導体装置およびその製造方法

発明者： 木本 恒暢 ,  小林 拓真 ,  中野 佑紀 ,  明田 正俊
出願人/特許権者： ローム株式会社
代理人 (1件)： 特許業務法人あい特許事務所
公報種別：再公表公報
出願番号（国際出願番号）：JP2019000540
公開番号（公開出願番号）：WO2019-142722
出願日： 2019年01月10日
公開日（公表日）： 2019年07月25日
要約：

半導体装置は、1.0×1022cm-3以上の炭素密度を有するSiC半導体層と、前記SiC半導体層の上に形成され、前記SiC半導体層に接する接続面、および、前記接続面の反対側に位置する非接続面を有するSiO2層と、前記SiO2層の前記接続面の表層部に形成され、前記SiO2層の前記非接続面に向けて炭素密度が漸減する炭素密度漸減領域と、前記SiO2層の前記非接続面の表層部に形成され、1.0×1019cm-3以下の炭素密度を有する低炭素密度領域と、を含む。

請求項（抜粋）：

1.0×1022cm-3以上の炭素密度を有するSiC半導体層と、 前記SiC半導体層の上に形成され、前記SiC半導体層に接する接続面、および、前記接続面の反対側に位置する非接続面を有するSiO2層と、 前記SiO2層の前記接続面の表層部に形成され、前記SiO2層の前記非接続面に向けて炭素密度が漸減する炭素密度漸減領域と、 前記SiO2層の前記非接続面の表層部に形成され、1.0×1019cm-3以下の炭素密度を有する低炭素密度領域と、を含む、半導体装置。

IPC (5件)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/336 ,  H01L 29/739 ,  H01L 21/316

FI (6件)：

H01L29/78 652K ,  H01L29/78 652T ,  H01L29/78 653A ,  H01L29/78 658F ,  H01L29/78 655A ,  H01L21/316 S

Fターム (10件)：

5F058BA20 ,  5F058BB01 ,  5F058BC02 ,  5F058BF02 ,  5F058BF56 ,  5F058BF62 ,  5F058BF63 ,  5F058BH03 ,  5F058BH04 ,  5F058BJ06