特許
J-GLOBAL ID：202103009766612669
半導体装置及び半導体装置の製造方法
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (4件)：
三好 秀和
, 高橋 俊一
, 伊藤 正和
, 高松 俊雄
公報種別：特許公報
出願番号（国際出願番号）：特願2020-514778
特許番号：特許第6962457号
出願日： 2018年04月19日
請求項（抜粋）：
【請求項1】 基板と、
前記基板の主面の上に配置された第1導電型のドリフト領域と、
前記ドリフト領域の、前記基板の前記主面と接する第1の主面に対向する第2の主面から、前記第2の主面の垂直方向に延設され、且つ、前記基板内に到達する底部を有する第2導電型の第1ウェル領域と、
前記底部に接し、且つ、前記底部よりも下方の基板内に配置された第2導電型の第2ウェル領域と、
前記第2の主面のうち、前記第1ウェル領域が形成された領域から前記垂直方向に延設され、且つ、前記第2ウェル領域に達する第1導電型のソース領域と、
前記ドリフト領域内にて、前記第1ウェル領域及び前記第2ウェル領域から離間して、前記第2の主面から前記垂直方向に延設された第1導電型のドレイン領域と、
前記第1ウェル領域、前記第2ウェル領域、前記ソース領域、及び前記ドリフト領域が表出する側面を有するゲート溝の少なくとも前記側面に接するゲート絶縁膜と、
前記ゲート溝の内部に前記ゲート絶縁膜を介して配置されたゲート電極と、
前記ソース領域及び前記第1ウェル領域に電気的に接続されたソース電極と、
前記ドレイン領域に電気的に接続されたドレイン電極と、
を備え、
前記第2の主面と平行で、且つ、前記ソース電極から前記ドレイン電極に向く方向において、前記第2ウェル領域が前記ゲート絶縁膜と接する距離は、前記第1ウェル領域が前記ゲート絶縁膜と接する距離よりも短いこと
を特徴とする半導体装置。
IPC (2件)：
H01L 21/336 ( 200 6.01)
, H01L 29/78 ( 200 6.01)
H01L 29/78 301 D
, H01L 29/78 301 B
