汎用化画像処理の画像前処理

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人深見特許事務所
公報種別：公表公報
出願番号（国際出願番号）：特願2020-521568
公開番号（公開出願番号）：特表2020-537788
出願日： 2018年10月11日
公開日（公表日）： 2020年12月24日
要約：

画像データを複数の画像サンプルストリームにフォーマットするための例示的なプリプロセッサ回路は、画像データ(802)の複数行(814)を記憶し、複数行のうちのある行を出力するように構成された第1のバッファ(705)と、第1のバッファ(705)に連結され、第1のバッファ(705)によって出力された行(814)に対応する複数の画像サンプルを記憶するための複数の記憶位置(709)を含む第2のバッファ(708)と、複数のシフトレジスタ(712)と、複数の接続(718)を含む相互接続ネットワーク(710)とを含み、各接続(718)は、複数のシフトレジスタ(712)の各シフトレジスタを複数の記憶位置(709)のうち2つ以上の記憶位置に連結し、複数の記憶位置(709)のうち1つ以上の記憶位置は、複数の接続(718)のうち2つ以上の接続に連結され、複数の接続(718)に基づいて複数の画像サンプルを複数のシフトレジスタ(712)にロード(1608)し、複数のシフトレジスタ(712)をシフト(1616)することによって、複数の画像サンプルストリームを出力するように構成された制御回路(714)とを含む。

請求項（抜粋）：

画像データを複数の画像サンプルストリームにフォーマットするためのプリプロセッサ回路であって、前記画像データの複数行を記憶し、前記複数行のうちのある行を出力するように構成された第1のバッファと、前記第1のバッファに連結され、前記第1のバッファによって出力された前記行に対応する複数の画像サンプルを記憶するための複数の記憶位置を含む第2のバッファと、複数のシフトレジスタと、複数の接続を含む相互接続ネットワークとを含み、各接続は、前記複数のシフトレジスタの各シフトレジスタを前記複数の記憶位置のうち2つ以上の記憶位置に連結し、前記複数の記憶位置のうち1つ以上の記憶位置は、前記複数の接続のうち2つ以上の接続に連結され、前記複数の接続に基づいて前記複数の画像サンプルを前記複数のシフトレジスタにロードし、前記複数のシフトレジスタをシフトすることによって、前記複数の画像サンプルストリームを出力するように構成された制御回路とを含む、プリプロセッサ回路。

IPC (3件)：

G06T 1/40 , G06F 17/10 , G06N 3/063

FI (3件)：

G06T1/40 , G06F17/10 A , G06N3/063

Fターム (7件)：

5B056BB26 , 5B057CH07 , 5B057CH09 , 5B057CH11 , 5B057CH14 , 5B057CH18 , 5B057CH20

引用特許：

出願人引用 (1件)

畳み込み演算装置
公報種別：公開公報出願番号：特願2015-207499 出願人：キヤノン株式会社

審査官引用 (1件)

畳み込み演算装置
公報種別：公開公報出願番号：特願2015-207499 出願人：キヤノン株式会社

前のページに戻る