半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：特許業務法人筒井国際特許事務所
公報種別：特許公報
出願番号（国際出願番号）：特願2016-227933
公開番号（公開出願番号）：特開2018-085449
特許番号：特許第6797005号
出願日： 2016年11月24日
公開日（公表日）： 2018年05月31日
請求項（抜粋）：

【請求項1】第1主面および前記第1主面と反対側の第2主面を有する半導体基板と、前記半導体基板の内部に形成された第1導電型の第1半導体層と、前記第1半導体層と前記第2主面との間の前記半導体基板に形成された、前記第1導電型と異なる第2導電型の第2半導体層と、平面視において、前記半導体基板の中央部に設けられたセル形成領域と、平面視において、前記セル形成領域の外側に設けられたターミネーション領域と、前記セル形成領域の前記半導体基板の前記第1主面側に、平面視において、第1方向に互いに離間して設けられ、前記第1方向と直交する第2方向に延在する複数の素子部と、前記セル形成領域の前記半導体基板の前記第1主面側に、平面視において、前記複数の素子部のそれぞれの間に設けられた複数の介在部と、を備え、前記複数の素子部のそれぞれは、前記第1主面から前記第1半導体層の途中まで達し、前記素子部と前記介在部との一方の境部に設けられ、平面視において、前記第2方向に延在する第1溝と、前記第1主面から前記第1半導体層の途中まで達し、前記素子部と前記介在部との他方の境部に設けられ、平面視において、前記第2方向に延在する第2溝と、前記第1主面から前記第1半導体層の途中まで達し、前記第1溝と前記第2溝との間に設けられ、平面視において、前記第2方向に延在する第3溝と、前記第1溝の内部に第1絶縁膜を介して埋め込まれた第1トレンチ電極と、前記第2溝の内部に第2絶縁膜を介して埋め込まれた第2トレンチ電極と、前記第3溝の内部に第3絶縁膜を介して埋め込まれた第3トレンチ電極と、前記第1溝と前記第3溝との間の前記半導体基板の前記第1主面側に形成され、前記第1絶縁膜および前記第3絶縁膜に接触する、前記第2導電型の第1半導体領域と、前記第2溝と前記第3溝との間の前記半導体基板の前記第1主面側に形成され、前記第2絶縁膜および前記第3絶縁膜に接触する、前記第2導電型の第2半導体領域と、前記第1半導体領域の途中まで達し、前記第1溝と前記第3溝との間に設けられ、平面視において、前記第2方向に延在する第1接続部と、前記第2半導体領域の途中まで達し、前記第2溝と前記第3溝との間に設けられ、平面視において、前記第2方向に延在する第2接続部と、前記第1接続部と前記第3溝との間および前記第2接続部と前記第3溝との間の前記半導体基板の前記第1主面側に、前記第1接続部および前記第2接続部の深さより浅く形成され、前記第3絶縁膜に接触し、平面視において、前記第2方向に互いに一定の間隔で配置された複数の前記第1導電型の第3半導体領域と、を有し、前記複数の介在部のそれぞれは、前記第1主面から前記第1半導体層に達する、前記第2導電型の第4半導体領域、を有し、前記セル形成領域は、平面視において、前記セル形成領域の中央部に位置する第1領域と、平面視において、前記第1領域と前記ターミネーション領域との間に位置する第2領域と、を有し、前記第1領域の前記素子部に形成された複数の前記第3半導体領域は、前記第2方向に第1間隔で配置され、前記第2領域の前記素子部に形成された複数の前記第3半導体領域は、前記第2方向に第2間隔で配置され、前記第2間隔は、前記第1間隔よりも大きく、前記第1領域では、前記介在部を挟んで、前記第1方向に互いに隣り合う2つの前記素子部において、一方の前記素子部に形成された複数の前記第3半導体領域のうち、前記第2方向に互いに隣り合う2つの前記第3半導体領域に挟まれた領域の前記第1方向に、他方の前記素子部に形成された複数の前記第3半導体領域のうち、1つの前記第3半導体領域が配置されている、半導体装置。

IPC (2件)：

H01L 29/739 ( 200 6.01) , H01L 29/78 ( 200 6.01)

FI (5件)：

H01L 29/78 655 G , H01L 29/78 652 D , H01L 29/78 652 F , H01L 29/78 652 N , H01L 29/78 653 C

引用特許：

審査官引用 (2件)

半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2015-063339 出願人：ルネサスエレクトロニクス株式会社
電力用半導体装置
公報種別：公開公報出願番号：特願平9-251812 出願人：株式会社東芝

前のページに戻る